

# MICROCALCULATOR

# CUB Z

MANUAL TEHNIC

INTreprinderea de Calculatoare Electronice



# MICROCALCULATOR

## CUB Z

# MANUAL TEHNIC

INTreprinderea de Calculatoare Electronice



#### EVIDENTA MODIFICARILOR

Codul acestei publicatii este :

Comentarii sau observatii asupra acestei publicatii se pot trimite direct la :

INTreprinderea de CALCULATORE ELECTRONICE

Compartimentul Pregatirea Documentatiei pentru Beneficiari  
Str. Ing. GEORGE CONSTANTINESCU Nr. 2 - 78009 - Bucuresti 2  
sau folosind fisa pentru comentarii aflata la sfirsitul  
acestei publicatii.

IMPRIMAT IN I.C.E.

## CUPRINS

1.	Instalare .....	5
2.	Prezentare generala a calculatorului universal de birou cu Z80 CUB-Z .....	7
3.	Descrierea unitatii de baza .....	10
3.1	Unitatea centrala .....	10
3.2	Interfata de disc .....	28
3.3	Interfata pentru aparatura numerica programabila .....	32
3.4	Tastatura .....	35
4.	Sursa de alimentare .....	37
5.	Monitorul TV .....	44
6.	Descrierea si operarea programelor de test .....	48
7.	Descrierea si operarea programului de operare fictiva .....	51
ANEXA I	CONECTORI .....	53
ANEXA II	SCHEME LOGICE .....	61



## 1. INSTALARE

Pentru evitarea pericolului de accidentare calculatorul trebuie sa fie alimentat numai prin cabluri prevazute cu legatura la pamint.

### Punerea sub tensiune a calculatorului:

- a. se cupleaza cablul de alimentare al Unitatii de Baza la mufa AC OUT1 aflata pe panoul spate al unitatii de disc.
- \* b. se introduce cablul ALIMENTARE DC cu un capat in mufa marcata DC pe panoul spate al Unitatii de Baza, iar celalalt capat se cupleaza la mufa DC IN aflata pe panoul spate al unitatii de disc.
- c. se introduce cablul panglica in conectorul marcat FLOPPY pe panoul spate al Unitatii de Baza (firul rosu in stanga).
- \* d. se conecteaza tastatura la conectorul marcat KBD pe panoul spate al Unitatii de Baza.
- e. se cupleaza cablul ALIMENTARE AC la mufa marcata AC IN aflata pe panoul spate al unitatii de disc. Celalalt capat se cupleaza la priza de 220V cu impamintare.
- f. se cupleaza imprimanta introducind un capat al cablului de imprimanta seriala in conectorul marcat PRINTER pe spatele Unitatii de Baza, iar celalalt capat in conectorul corespunzator al imprimantei.
- g. se cupleaza imprimanta la 220V prin intermediul cablului de alimentare.
- h. se porneste sistemul apasind butonul de pe spatele unitatii de disc in pozitia ON. Daca acest buton nu emite lumina inseamna ca priza (sau becul din interiorul butonului!) este defecta. Unitatea de baza se alimenteaza actionind in pozitia I butonul aflat sub ecran in dreapta.
- i. daca pe ecran nu apare mesajul cubZ Vx.x, se apasa butonul RESET aflat pe panoul spate al Unitatii de Baza linge conectorul de tastatura. Pentru incarcarea sistemului de operare, se introduce o disketa continind sistemul in unitatea 0 dupa care fie se da RESET, fie se da din monitor comanda GF800 <CR>.
- j. pentru oprirea sistemului este suficienta trecerea butonului de pe spatele unitatii de disc in pozitia OFF.

**ATENTIE:** Avind in vedere ca pe spatele Unitatii de Baza conectorii KBD si DC sunt de acelasi tip si ca inversarea cablurilor ce trebuie cuplate poate duce la defecte in sistem, se recomanda parcurgerea schemei de cuplare din Fig 1.

Unitatea de Baza  
(vedere din spate)

În figura 1 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.




Fig.1 Modul de cuplare al cablurilor de alimentare și de tastatură și de disc

Dupa cum se observă din figura punctul de pe conectori trebuie să se gasească în partea dreapta.

În figura 2 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 3 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 4 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 5 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 6 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 7 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

În figura 8 se arată modul de cuplare al cablurilor de alimentare și de tastatură și disc.

## 2. PREZENTARE GENERALA A CALCULATORULUI UNIVERSAL DE BIROU CU Z80 C U B - Z

Unitatea centrala este construita in jurul procesorului Z80 CPU standard, avind un ceas de 2,5 MHz. De remarcat faptul ca, in proiectarea produsului, s-a avut in vedere cresterea vitezei de lucru la 4 MHz, pentru aceasta fiind necesara doar inlocuirea unui cuart si utilizarea circuitelor LSI din seria Z80A (CPU, PIO, SIO si CTC).

Memoria RAM este de 64 Kocteti, fiind implementata cu circuite dinamice de 64 Kbiti. Gradul mai mare de integrare al acestor componente a permis simplificarea decodificariilor de adrese, reducerea spatiului ocupat de memorie pe circuitul imprimat precum si a consumului de energie.

Memoria fixa este realizata cu maxim 4 circuite EPROM 2716, suprapunindu-se, ca spatiu de adresare, peste ultimii 8 Kocteti de memorie RAM. Pentru aplicatiile ce necesita utilizarea tuturor celor 64 Kocteti de RAM s-a prevazut posibilitatea inhibarii prin soft a memoriei fixe.

Functia de ceas de timp real este asigurata cu ajutorul unui circuit Z80 CTC care furnizeaza si 3 frecvenete necesare functiilor celor 2 linii seriale ale sistemului. In acest fel se pot contoriza cuante de timp cuprinse intre  $1/(2,5 \text{ MHz}:16) = 16/2,5 \text{ us} = 6,4 \text{ us}$  si  $20 \text{ ms} \times 256 = 5,120 \text{ s}$ .

Sistemul de intreruperi al microcalculatorului CUB-Z are 2 componente:

- intreruperi mascabile, organizate pe 16 nivele ale caror surse sunt circuitele din seria Z80 - SIO, PIO si CTC - capabile sa participe la protocolul "daisy chain". Acestea sunt: 4 intreruperi de ceas (corespunzatoare celor 4 numaratoare ale CTC-ului), 8 intreruperi de linie seriala (2 de emisie, 2 de receptie, 2 de modem si 2 de eroare), 3 intreruperi de emisie/receptie pe porturi paralele si 1 de tastatura.
- intreruperi nemascabile, generate de circuitele de tip INTEL folosite, care nu cunosc protocolul "daisy chain". Ele sunt in numar de 6: 1 de la disc si 5 de la interfata pentru aparatura programabila. De remarcat faptul ca circuitele 8291 si 8292 pot genera intreruperi la aparitia unuia din cele 23 de evenimente deosebite, decodificarea lor facindu-se prin citirea unor porturi de stare.

Ca memorie externa se utilizeaza discurile flexibile de 8 inch dubla densitate, cu o capacitate de 596 Kocteti fiecare. Este posibila cuplarea a 4 drive-uri. Interfata este realizata cu ajutorul controller-ului INTEL 8272, iar transferul datelor intre memorie si suportul extern se realizeaza prin cicluri DMA.

La sistem se poate atasa o imprimanta seriala de exemplu SCAMP 9335 care, avind facilitati grafice, permite copierea ecranului la nivel de punct.

Dintre perifericele standard trebuie amintit in primul rind display-ul: acesta se prezinta intr-o constructie noua, simplificata si imbunatatita in ceea ce priveste stabilitatea imaginii.

In gestionarea semnalelor darsincronizare si improspatare a imaginii s-a renuntat la utilizarea unui circuit LSI specializat, greu obtinabil si scump, preferindu-se o schema folosind numaratoare sincrone si PROM-uri bipolar. Informatia pe display este organizata in 256 de linii a 512 puncte, memoria de improspatare a informatiei avind 16 Kocteti si fiind direct adresabila de catre procesor, fara a reduce din memoria RAM pusa la dispozitia programelor utilizator.

Tastatura folosita este seriala, cu contact mecanic "low profile" si cu un numar mare de taste: 110.

Printre interfetele de uz general puse la dispozitia utilizatorilor se numara:

- 2 linii seriale sincrone/asincrone programabile, standard V24, implementate cu ajutorul unui circuit Z80 S10/0, care pot functiona la viteze de pina la 38400 bauds. Una din interfete are toate semnalele de modem, putind servi la transferuri la distanta. Ceaalalta permite cuplarea unei imprimante seriale cu protocol X-ON/X-OFF.
- 3 porturi paralele programabile, dintre care 2 bidirectionale, realizate cu circuite Z80 PIO. Scopul lor este acela de a facilita interconectarea microcalculatorului CUB-Z cu alte periferice, de tip paralel, cum ar fi imprimante, cititoare/perforatoare de hirtie, programatoare de PROM-uri.
- o interfata pentru aparatura numerica programabila standard IEC 625 (IEEE 488) care utilizeaza circuitele INTEL 8291, 8292 si 8293. Este cunoscut interesul care se acorda in momentul de fata pe plan intern si international automatizarii proceselor de productie. Aceasta interfata permite integrarea a pina la 15 aparate numerice programabile - multimetru, generatoare de semnal, surse, osciloscoape, plottere - in instalatii complexe de masura si control conduse cu calculatorul, cu posibilitatea furnizarii datelor direct sub forma de tabele sau diagrame.

Desi are o arhitectura hardware complet diferita, microcalculatorul CUB-Z este compatibil din punct de vedere al utilizarii (programarii) cu celelalte microcalculatore pe 8 biti produse in tara, si anume produsele seriei M18, M18B, M118. Toate componentele sistemelor de operare (SFDX sau CP/M), editoare, asamblare, compilatoare, etc. precum si programele de aplicatii care folosesc discul dubla densitate si nu lucreaza in intreruperi, pot fi transpusa fara nici o problema pe CUB-Z. In plus, aceste programe vor fi executate mai eficient pe CUB-Z, datorita vitezei sporite a procesorului (ciclu masina de 2.5 MHz pentru Z80 si de 4 MHz pentru Z80A, comparativ cu 2 MHz pentru 8080). De asemenea, in scrierea noilor programe de aplicatii utilizatorul poate beneficia de setul de instructiuni al procesorului Z80, mult mai bogat decit al procesorului 8080.

Programul monitor (firmware) CUBZ V1.0 este in general compatibil cu versiunea 4.4 a programului monitor MON118. El ocupa tot ultimii 6K din memorie, intre adresele 0E300H..0FFFFH. Intre caracteristicile programului monitor CUB-Z mentionam:

- sistemul de periferice este putin modificat in comparatie cu monitorul MON118 V4.4. Exista tot 4 periferice logice (CONSOLA, CITITORUL, PERFORATORUL si IMPRIMANTA), dar numai 3 periferice fizice au drivere in PROM: display-ul, claviatura si imprimanta CD 9334 sau 9335 cuplata serial. Simplificarea sistemului de periferice a permis renuntarea la comenziile monitor ASSIGN, QUERY, READ, LIST.

- subrutinele grafice construite pentru monitorul MON118 V4.4 au fost adaptate la Z80 si incluse in monitorul CUBZ V1.0, cu aceleasi specificatii de utilizare. Subrutinele grafice sunt urmatoarele:

G\$DOT	- citeste un punct de pe ecran de la o adresa data
G\$PLOT	- scrie un punct pe ecran la o adresa de pixel data
G\$INPUT	- rutina de intrare grafica
G\$VECTOR	- traseaza o linie intre 2 puncte date
G\$FILL	- umple sau sterge un bloc rectangular pe ecran
G\$SAVE	- salveaza un bloc rectangular in memorie
G\$RESTORE	- transfera un bloc din memorie pe ecran
G\$PRINT	- copiaza un bloc la imprimanta CD 9335

- a fost adaugata o facilitate de tip "screen-save" pentru prelungirea vietii tubului display-ului. Dupa un timp de asteptare de aproximativ 5 minute in rutina CI (intrare de la consola), interval in care nici o tastă nu este activata, ecranul display-ului este stins, fara ca informatia afisata sa fie pierduta. Apasarea ulterioara a unei taste produce, ca efect lateral, refacerea continutului ecranului in forma in care era inainte de operatia "screen-save".

- tot in CI a fost adaugata facilitatea de confirmare sonora (optionala) a tastelor apasate ("key-click");

- in arhitectura sistemului CUB-Z este inclusa o facilitate hardware deosebita, neintilnita inca la celelalte microcalculatoare produse in tara: un generator de sunete cu frecventa variabila. Programul monitor CUBZ V1.0 include o rutina speciala care da posibilitate utilizatorului sa exploateze foarte comod aceasta facilitate. Aceasta rutina are un punct de intrare la o adresa fixa in PROM (in continuarea tablei de salturi la rutinele alfanumerice si grafice) si genereaza un sunet muzical de frecventa (inaltime) si durata specificate de utilizator ca argumente.

### 3. DESCRIEREA UNITATII DE BAZA

Unitatea de baza a calculatorului CUB-Z este organizata pe 3 placi: MBZ (Main Board), DCZ (Disk Controller) si GPZ (General Purpose).

Pe placa MBZ se afla microprocesorul Z80-CPU impreuna cu Z80-SIO, Z80-PIO, Z80-CTC, memoria EPROM, memoria RAM, memoria RAM video si logica aferenta interfatarii cu acestea.

Placa DCZ reprezinta interfata cu drive-urile, interfata construita in jurul circuitelor I8272 (FDC) si I8257 (DMA).

Placa GPZ reprezinta o interfata pentru aparatura numerica programabila standard IEC 625 (IEEE488) care utilizeaza circuitele I8291, I8292 si I8293. Pe placa GPZ se mai afla si un Z80-PIO aflat la dispozitia utilizatorului.

In cele ce urmeaza, va fi explicata pe scurt functionarea unitatii de baza, cu referiri la schemele logice.

#### 3.1 UNITATEA CENTRALA

##### CPU (1/16)

Unitatea centrala de prelucrare este constituita din microprocesorul pe 8 biti Z80.

Z80 este un circuit MOS - LSI in capsula 40 pin, cu 3 magistrale:

- magistrala de date (DATA BUS)
- magistrala de adresa (ADDRESS BUS)
- magistrala de comenzi (CONTROL BUS)

Magistrala de date D0 - D7 este o magistrala bidirectionala, 8 stari, utilizata pentru schimb de informatie cu memoria si circuitele de interfata I/O.

Z80 intra in categoria micropresoarelor pe 8 biti, avind posibilitatea de a prelucra 8 biti de informatie simultan pe magistrala sa de date.

Magistrala de adrese, de 16 biti, este utilizata pentru selectia memoriei sau a dispozitivelor de I/O pe durata schimburilor de informatie.

Avind 16 biti pentru magistrala de adrese, Z80 poate adresa 64 K de memorie si un spatiu aditional de 64 K dedicat dispozitivelor de intrare - iesire.

Magistrala de comenzi ofera semnalele necesare pentru a asigura transferul datelor de la sau catre micropresosor.

Micropresosorul poate executa mai multe functii:

- citeste date din memorie
- scrie date in memorie
- citeste date de la echipament I/O
- scrie date la echipament I/O
- executa operatii aritmetice asupra datelor

Z80 executa un repertoriu de 153 tipuri de instructiuni.

Ceasul micropresosorului este de 2.5 MHz..

## Descrierea pinilor


- AO-A15
  - magistrala de adrese
  - iesiri 3 stari, active pe 1 logic
  - poate adresa pina la 64 Kocteti memorie si echipamente I/O.
  - in cazul I/O, 8 biti mai putin semnificativi de adresa sunt folositi pentru selectia a pina la 256 dispozitive de intrare sau 256 dispozitive de iesire.
  - in timpul ciclului de improspatare pentru memoria dinamica (refresh), 7 biti mai putin semnificativi contin adresa de improspatare.
- DO-D7
  - magistrala de date
  - bidirectionala, intrari/iesiri 3 stari, active 1 logic
- M1
  - ciclu masina nr.1 (ciclu fetch)
  - iesire activa 0 logic
  - indica faptul ca microprocesorul primeste din memorie codul instructiunii
  - M1 si IORQ indica un ciclu de recunoastere intrerupere
- MREQ
  - cerere de memorie
  - iesire 3 stari activa 0 logic
  - indica adresa valida pentru un ciclu de memorie
- IORQ
  - cerere de I/O
  - iesire 3 stari, activa pe 0 logic
  - indica adresa inferioara valida pentru operatii I/O
- RD
  - citire
  - iesire 3 stari, activa pe 0
  - indica o operatie de citire din memorie sau de la echipament I/O
- WR
  - scriere
  - iesire 3 stari, activa pe 0
  - indica date valide pe magistrala de date, care pot fi inscrise in memorie sau echipament I/O.
- RFSH
  - improspatare
  - iesire activa 0
  - indica adresa valida pentru improspatarea memorii dinamice
- HALT
  - oprire CPU
  - iesire activa pe 0 logic
  - CPU intra dupa executia unei instructiuni HALT in starea HALT semnalizata prin activarea iesirii 13 si asteapta o intrerupere, executind in acest timp instructiuni NOP
- WAIT
  - asteapta
  - intrare, activa pe 0
  - indica microprocesorului ca memoria sau echipamentul I/O nu sunt gata pentru transferul datelor
  - atit timp cat WAIT este activ, CPU introduce stari de asteptare

- INT
  - intrerupere
  - intrare, activa pe 0
  - cererea de intrerupere generata de la un dispozitiv I/O este recunoscuta la sfirsitul instructiunii curente daca intreruperile au fost activate prin program
- NMI
  - intrerupere nemascabila
  - intrare activa 0 logic
  - intreruperea nemascabila are prioritate superioara lui INT si este totdeauna recunoscuta la sfirsitul instructiunii curente
  - NMI forteaza automat CPU sa porneasca de la locatia 0066(H)
- RESET
  - intrare, activa pe 0
  - initializeaza CPU
  - in timpul RESET-ului magistralele de adrese si date trec in starea de impedanta ridicata, iar semnalele de control sunt inactive
- BUSRQ
  - cerere de magistrala
  - intrare activa pe 0 logic
  - cererea de magistrala are prioritate mai mare decit NMI si este recunoscuta la terminarea ciclului masina curent
  - semnalul indica o cerere de magistrala si ca urmare toate magistralele CPU trec in stare de impedanta ridicata astfel incit sa poata fi utilizate de un alt dispozitiv
- BUSAK
  - recunoastere cerere de magistrala
  - iesire, activa 0 logic
  - este utilizata pentru a indica dispozitivului care cere magistrala ca CPU a pus iesirile de date, adrese si comenzi in stare de impedanta ridicata si dispozitivul extern le poate controla


Ciclu M1

T1      T2      T3      T4      T1      T2      T3      T4

CLK




A0-A15





-MREQ



-RD



DO-D7



Ciclu de citire sau scriere




Fig. 2 Forme de unda pentru ciclurile CPU

Ceasul microprocesorului are frecventa de 2,5 MHz, si este dat de oscilatorul format din: quartul Q1 (10 MHz), circuitul U3.1 (LS04), R21 si R22 (1K) si C1 (1nF), divizat prin 4 cu ajutorul circuitul U2.1 (LS74). Diagrama de semnale este urmatoarea:



Circuitul U1.1 (LS123) da un puls curat la apasarea butonului RESET (situat pe panoul spate). Durata acestui puls este de 200us. Acest puls nu trebuie sa depaseasca durata de 2 ms deoarece ar impiedica reimprospatarea memoriei dinamice, si aceasta si-ar pierde continutul.

Circuitul U14.7 (7414), tranzistorul T2, dioda zenner D2, rezistentele R7, R8, R10, R11 si condensatorul C5 folosesc la asigurarea resetarii la punerea sub tensiune (POWER ON RESET). Tranzistorul T2 si dioda D2 detecteaza momentul in care sursa a ajuns la tensiunea de 4,5V (sursa are 'slow start').

### I/O DECODER (2/16)

Selectarea dispozitivelor de I/O, a memoriei EPROM si a memoriei video se face cu ajutorul circuitelor U6.1 (LS138), U8.1 (LS139) si U9.1 (LS138).

Circuitul U6.1 (LS138) asigura selectia circuitelor:

Circuitul	Selectie	Adresa	Scopul	Placheta
8257 (U3.3)	-CSDMA	82 H 83 H 84 H 85 H 88 H 88 H	adresa canal 1 - HPIB TC canal 1 adresa canal 2 - FDC TC canal 2 scriere cuv. de c-da. citire stare	DCZ
8272 (U6.4)	-CSFDK	90 H 91 H	acces la reg. de stare acces la reg. de date	DCZ
PIO (U3.6)	-CSGP	A0 H A1 H A2 H A3 H	date portul A comenzi port A date portul B comenzi port B	GPZ
LS257 (U11.5, U13.5)	-CSSW	B0 H B4 H	citire SWR configurare citire SWR viteza	MBZ
PIO (U2.5)	-CSPIO	C0 H C1 H C2 H C3 H	date portul A comenzi port A date portul B date portul B	MBZ
CTC (U2.7)	-CSCTC	D0 H D1 H D2 H D3 H	programare ceas 0 programare ceas 1 programare ceas 2 programare ceas 3	MBZ
SIO (U2.2)	-CSSIO	E0 H E1 H E2 H E3 H	date portul A comenzi port A date portul B comenzi port B	MBZ
LS139 U8.9	-----	FX H		MBZ

Unul din aceste semnale de selectie va fi activat daca  $+AEN='0'$  (nu este ciclu DMA) si  $-M1='1'$  si  $-IORQ='0'$  (nu este ciclu de acceptare a unei intreruperi), in functie de adresele A4, A5, A6 si A7.

Circuitul U8.1 (LS139) asigura urmatoarele selectii:

Circuitul selectat | Semnalul de selectie | Adresa | Placheta

LS373 (U4.4)	-SCROLL	F2 H	MBZ
LS174 (U3.1)	-CSINCH	F3 H	DCZ
4116 X 8 (U9.4 - U16.4)	+VDM	8000 H	MBZ
LS138 (U9.1)	-----	BFFF H	-----
		CXXX H	MBZ

Unul din semnalele -SCROLL sau -CSINCH va fi activat daca -BWR='0' si U6.1/7='0', in functie de A0 si A1. A doua sectiune a circuitului U8.1 (LS139) detecteaza momentele cind e posibil sa se doreasca adresarea fie a memoriei EPROM (max. 8 Ko.) sau RAM statice (max 1 Ko.), cind A14=A15=1, fie a memoriei VIDEO (max. 16 Ko.), cind A14='0', A15='1'.

Circuitul U9.1 (LS138) asigura urmatoarele selectii:

Circuitul selectat | Semnalul de selectie | Adresa | Placheta

2114 (U4.5, U4.6)	-CSRAM	D800 H	MBZ
2716 (U6.4)	-CSP0	DBFF H	-----
2716 (U6.2)	-CSP1	E000 H	MBZ
2716 (U7.4)	-CSP2	E7FF H	-----
2716 (U7.2)	-CSP3	E800 H	MBZ
		EFFF H	-----
		F000 H	MBZ
		F7FF H	-----
		F800 H	MBZ
		FFFF H	-----

Unul din aceste semnale va fi activat daca -MREQ='0', -PROMOFF='1' si U8.1/9='0', in functie de combinatia A11, A12, A13. Daca -PROMOFF este in '0' se va selecta memoria RAM mascată de PROM (E000 - FFFF H). Toate decodificările sunt inhibate in cazul in care +AEN='1' (ciclu DMA), permitindu-se circuitului 8257 de pe placeta DCZ sa realizeze transferuri directe intre portul interfetei de disc (8272) sau al celui de aparatura programabila (3291) si memoria RAM (64 Ko.)

Trebuie mentionat rolul bistabilului U13.1, care la RESET trece iesirea 5 in '0', fortind pe -CSP3 in '0'. Acest semnal selecteaza PROM-ul de la adresa F800 H, unde se gaseste tabela de salturi la subroutinele monitorului, primul salt facindu-se la rutina de intrare in monitor.


Circuitul U10.1, SI-LOGIC intre -CSP0, -CSP1, -CSP2 si -CSP3, asigura prin semnalul +INHIBIT blocarea semnalului -CAS al memoriei dinamice de 64 Ko, fapt care permite ca datele sa fie citite din PROM si nu din memoria dinamica aflata la aceleasi adrese.

Memoria RAM disponibila este de maxim 64 Ko si este implementata cu 8 circuite 4164 care ocupa pozitiile U9.2-U16.2.

Circuitele U8.2 si U8.3 (LS157) servesc la multiplexarea adreselor A0-A15 pentru memoria RAM.

Semnalul -RAS este sintetizat din -MREQ, iar semnalul -CAS este sintetizat din -MREQ, -RD, -WR si este inhibat de aparitia unuia din semnalele +INH sau +VDM, fapt care inseamna ca fie este selectat un PROM, fie este selectata memoria video.

Diagramele semnalelor -RAS si -CAS sunt urmatoarele:



Rezistentele R58-R68 (33 ohmi) sunt rezistente de adaptare.

#### EPROM (4/16)

Memoria EPROM este implementata cu 4 circuite 2716, deci are o capacitate de maximum 8 Kocetii. Cele 4 circuite se gasesc in pozitiile U6.2, U6.4, U7.2 si U7.4 iar selectiile lor le situeaza in urmatoarele zone de memorie:

-CSP0	E000 - E7FF H
-CSP1	E800 - EF FF H
-CSP2	F000 - F7FF H
-CSP3	F800 - FFFF H.

La punerea sub tensiune sau ca urmare a unui semnal -RESET primul va fi activat -CSP3, selectind circuitul din pozitia U7.2.

#### TIMER (5/16)

Ceasul dat de oscilatorul format din: quartul Q3 (9,33 Mhz), circuitul U1.8 (LS04), R26 si R27 (1K) si C2 (1nF), este divizat prin 16 cu ajutorul circuitului U1.7 (LS93).

Ceasul astfel obtinut este aplicat pe intrarile CLK/TRG0-CLK/TRG2 ale circuitului Z80 CTC (U2.7). Pe intrarea CLK/TRG3 este adus semnalul EXTCLK de la conectorul de tastatura seriala putind fi utilizata la urmarirea unor evenimente externe.

Circuitul Z80 CTC are 4 numaratoare programabile, independente, inerfatindu-se direct cu Z80 CPU. El este utilizat pentru obtinerea unor perioade fixe de timp (ceas de timp real) si pentru generarea frecventelor necesare functionarii interfetelor seriale (Z80 SIO).

**Descrierea pinilor:**

sese

- CE - Chip Enable, pinul de selectie al lui Z80 CTC. Cit timp este "0" CTC-ul accepta cuvinte de programare de pe magistrala de date, in timpul unui ciclu I/O write; sau transmite continutul contoarelor sale unitatii centrale, in timpul unui ciclu I/O read.
  - CLK - System Clock, ceasul procesorului, intrare.
  - CLK/TRG0-CLK/TRG3
    - External Clock/Timer Trigger, intrari, corespunzind celor patru canale ale CTC-ului.
  - CS0-CS1 - Channel Select, intrari, active pe "1", selecteaza unul din cele patru canale pentru o operatie de I/O write sau read.
  - D0-D7 - System data bus, magistrala de date a sistemului (bi-directionala, tri-state), pe care se transfera datele si comenzi intre Z80 CPU si Z80 CTC.
  - IEI - Interrupt Enable In, intrare, activa pe "1". Un "1" indica faptul ca nici un alt dispozitiv cu prioritate mai mare in lantul de intreruperi nu a cerut intrerupere.
  - IEO - Interrupt Enable Out (iesire, activa pe "1"). Se gaseste pe "1" numai daca IEI este in "1" si Z80 CPU nu trateaza o intrerupere de la unul din canalele CTC-ului. IEO blocheaza dispozitivele cu prioritate mai mica in lantul de intreruperi.
  - INT - Interrupt Request (iesire, activa pe "0"), trece in "0" cind oricare dintre contoarele canalelor programate sa activeze intreruperile lui Z80 CTC ajunge la zero.
  - IORQ - Input/Output Request (intrare dinspre Z80 CPU, activa pe "0"), cerere de citire sau scriere date sau comenzi.
  - M1 - Machine Cycle One (intrare dinspre Z80 CPU, activa pe "0"). Cind -M1 si -IORQ sunt active, Z80 CPU accepta o intrerupere. Daca are cea mai mare prioritate si unul din canale a cerut o intrerupere, Z80 CTC pune un vector de intrerupere pe magistrala de date.
  - RD - Read Cycle Status (intrare, activa pe "0"), este folosita impreuna cu -IORQ si -CE pentru a transfera date si cuvinte de comanda intre Z80 CPU si Z80 CTC.
  - RESET - Reset (intrare, activa pe "0"), pune circuitul intr-o stare prestabilita.
- ZC/T00-ZC/T02
  - Zero Count/Timeout (iesire, activa pe "1"), trei iesiri corespunzatoare canalelor 0-2 (canalul 3 nu are pin ZC/T0). Atit in modul contor cit si in modul timer iesirea va fi un puls pe "1" cind contorul corespunzator canalului ajunge la zero.

Iesirile CLK0, CLK2 sunt utilizate pentru a asigura ceasurile de emisie si receptie pentru canalul A al lui Z80 SIO, iar CLK1 este ceasul de emisie si receptie al canalului B. Al patrulea numarator al circuitului Z80 CTC poate fi utilizat ca ceas de timp real.

Pinul IEI este pus la +5V, deci Z80 CTC va avea prioritatea cea mai mare in sistemul de intreruperi "DAISY-CHAIN" specific familiei Z80. Prioritatea urmatoare in sistemul de intreruperi o are Z80 PIO.

## SERIAL I/O (6/16)

Circuitul Z80 SIO (U2.2) este folosit pentru a asigura doua interfete serial de tip RS232 impreuna cu circuitele de adaptare U1.2, U1.4 (1489) si U1.3 (1488).

### Descrierea pinilor:

- B/A
  - Channel A or B Select, intrare care pe "1" selecteaza canalul B al lui Z80 SIO. Aceasta intrare defineste care canal este accesat in timpul unui transfer de date intre CPU si SIO.
- C/D
  - Control Or Data Select, intrare care pe "1" selecteaza cuvintele de comanda. Aceasta intrare defineste tipul de transfer care are loc intre CPU si SIO (date sau comenzi).
- CE
  - Chip Enable, intrare activa pe "0". Un "0" pe aceasta intrare permite lui SIO sa accepte comenzi sau date de la CPU in timpul unui ciclu de scriere, sau sa transmita date catre CPU in timpul unui ciclu de citire.
- CLK
  - System Clock, intrare, ceasul procesorului este folosit pentru sincronizarea semnalelor interne.
- CTSA, -CTSB
  - Clear To Send, intrari active pe "0". Cind sunt programate ca "Auto Enables", un "0" pe aceste intrari activeaza transmitatorul respectiv; daca nu sunt programate in acest mod, pot fi folosite ca intrari de uz general.
- DO-D7
  - System Data Bus, bidirectionale, tri-state.
- DCDA, -DCDB
  - Data Carrier Detect, intrari active pe "0". Cind sunt programate ca "Auto Enables", aceste intrari activeaza receptorul respectiv; daca nu, pot fi folosite ca intrari de uz general.
- DTRA, -DTRB
  - Data Terminal Ready, iesiri active "0". Aceste iesiri reflecta modul in care a fost programat SIO; pot fi folosite ca iesiri de uz general.
- IEI
  - Interrupt Enable In, intrare activa pe "1", folosita impreuna cu IEO pentru conectarea in lantul de intreruperi "DAISY-CHAIN".

- IEO - Interrupt Enable Out, iesire activa pe "1". IEO este in "1" numai daca IEI este in "1" si Z80 CPU nu trateaza o intrerupere de la SIO.
- INT - Interrupt Request, iesire activa pe "0". Cind SIO cere o intrerupere, pune un "0" pe aceasta iesire.
- IORQ - Input/Output Request, intrare dinspre CPU activa pe "0". Aceasta intrare este folosita impreuna cu B/-A, C/-D, -CE si -RD pentru a transfera comenzi si date intre CPU si SIO.
- M1 - Machine Cycle, intrare dinspre CPU activa pe "0". Cind -M1 si -IORQ sunt in "0", daca SIO este dispozitivul cel mai prioritara care a intrerupt procesorul, atunci el interpreteaza aceste semnale ca o acceptare de tratare a intreruperii din partea lui Z80.
- RxCA - Receiver Clock, intrare. Ceasul de receptie a datelor pe canalul A
- RxTxCB - Receiver/Transmitter Clock, intrare, ceasul de receptie/transmisie al canalului.
- RD - Read Cycle Status, intrare dinspre CPU activa pe "0". -RD este folosit impreuna cu B/-A, -CE si -IORQ pentru transferul de date dinspre SIO spre CPU.

#### RxD A, RxD B

- Receive Data, intrari active pe "1". Date seriale de nivel TTL.
- RESET - Reset, intrare activa pe "0".

#### -RTSA, -RTSB

- Request To Send, iesiri active pe "0". In modul asincron, aceasta iesire copiaza starea bitului RTS din Write Register 5.

#### -SYN CA, -SYN CB

- Synchronization, intrari/iesiri active pe "0". Acestei pini pot fi folositi fie ca intrari fie ca iesiri, in functie de modul in care este programat SIO.

- TxCA - Transmitter Clock, intrare pe care este aplicat ceasul de transmisie al canalului A.

#### TxD A, TxD B

- Transmit Data, iesiri active pe "1". Date seriale de nivel TTL.

#### -W/RDY A, -W/RDY B

- Wait/Ready A, Wait/Ready B, iesiri active pe "1" cind sunt programate pentru functia Wait si active pe "0" cind sunt programate pentru functia Ready.

Canalul A al lui Z80 SIO poate fi conectat la un modem prin intermediul conectorului J4, iar canalul B este dedicat unei imprimante seriale (hard-copy) cu protocol de comunicatie XON-XOFF. Rata de transfer a informatiei este programabila intre 150 - 38400 bauds.

Circuitul U2.5 (Z80 PIO) are doua porturi programabile si asigura o interfata compatibila TTL intre dispozitivele periferice si Z80 CPU.

Portul A este folosit in modul bidirectional, fiind conectat la conectorul J3 prin bufferul bidirectional U2.5 (LS245).

Portul B este folosit in modul bit, dupa cum urmeaza:

- B0 = -TVOFF, semnal de stingere a ecranului
- B1 = semnal folosit pentru generarea de sunete
- B2 = +VDB, semnal folosit pentru validarea selectiei memoriei video.
- B3 = -PROMOFF, semnal care permite accesul la memoria RAM "suprapusa" peste PROM.
- B4 = -DKMON, semnal pentru oprirea motoarelor unitatilor de disc flexibil.
- B5 = -KBCLK, semnal de strobare (validare) dat de tastatura pe timpul apasarii unei taste.
- B6 = +KBDATA, linia seriala pe care sunt preluate datele de la tastatura.
- B7 = -KBDATA, linia de interrogare a tastaturii.

Protocolul de comunicatie cu tastatura este urmatorul: procesorul interrogeaza existenta unei taste apasate prin punerea bitului D7 pe '1' (linia +KBDATA='0') pentru scurt timp (5us). In urmatoarele 10-12 us se testeaza linia +KBDATA si daca 'aceasta este in '0' inseamna ca tastatura are un caracter pregatit pentru a fi transmis. Cei 8 biti ai caracterului vor fi cititi de procesor prin interrogari succesive, incepand cu bitul D0.




Fig. 3 Protocolul de comunicatie cu tastatura

Semnificatia pinilor lui Z80-PIO:

- A0-A7 - Port A Bus, bidirectional, tri-state. Pe aceasta magistrala se pot transfera date, cuvinte de comanda si stare intre portul A al lui PIO si un dispozitiv periferic.


- ARDY - Register A Ready, iesire activa pe "1". Interpretarea acestui semnal depinde de modul de operare selectat pentru portul A.
- ASTB - Port A Strobe Pulse From Peripheal Device, intrare activa pe "0". Interpretarea acestui semnal depinde de modul de operare selectat pentru portul A.
- B0-B7 - Port B Bus, bidirectional, tri-state. Pe aceasta magistrala se pot transfera date, cuvinte de comanda si stare intre portul B si lui PIO si un dispozitiv periferic.
- B/A - Port B Or A Select, intrare, pe "1" selecteaza portul B. Acest pin defineste care port este adresat in timpul transferarii datelor intre CPU si PIO.
- BRDY - Register B Ready, iesire activa pe "1". Interpretarea acestui semnal depinde de modul de operare selectat pentru portul B.
- BSTB - Port B Strobe Pulse From Peripheral Device, intrare activa pe "0". Interpretarea acestui semnal depinde de modul de operare selectat pentru portul B.
- C/D - Control Or Data Select, intrare care pe "1" valideaza comenzi iar pe "0" date. Aceasta intrare defineste tipul transferului care va fi efectuat intre CPU si PIO.
- CE - Chip Enable, intrare activa pe "0". Un "0" pe aceasta intrare face ca PIO sa accepte comenzi sau date dinspre CPU in timpul unui ciclu de scriere sau sa transmita date catre CPU in timpul unui ciclu de citire.
- CLK - System Clock, intrare. Z80 PIO foloseste ceasul sistemului pentru sincronizarea semnalelor interne.
- D0-D7 - Z80 CPU Data Bus, opt linii bidirectionale de date. Aceasta magistrala este folosita pentru transferul tuturor datelor si comenzilor intre Z80 CPU si Z80 PIO. D0 este bitul cel mai putin semnificativ.
- IEI - Interrupt Enable In, intrare activa pe "1". Acest semnal este folosit pentru interconectarea lui Z80 PIO in lantul de intreruperi de tip DAISY-CHAIN specific familiei lui Z80. Un "1" pe aceasta intrare indica lui PIO ca nici un alt dispozitiv cu prioritate mai mare nu a cerut intrerupere.
- IEO - Interrupt Enable Out, iesire activa pe "1". Este folosit impreuna cu IEI pentru legarea in lantul de intreruperi.
- INT - Interrupt Request, iesire activa pe "0". Cind -INT este activa Z80 PIO face o cerere de intrerupere catre CPU.
- IORQ - Input/Output Request, intrare dinspre Z80 CPU activa pe "0". -IORQ este folosit impreuna cu B/A, C/D, -CE si -RD pentru transferul de date si comenzi intre Z80 CPU si Z80 PIO.

- M1 - Machine Cycle, intrare dinspre CPU activa pe "0". Acest semnal este folosit ca impuls de sincronizare pentru a controla anumite operatii interne.
- RD - Read Cycle Status, intrare dinspre CPU activa pe "0". Daca -RD este activ sau este in curs de executie o operatie de I/O, semnalul -RD este folosit impreuna cu B/-A, C/-D, -CE si -IORQ pentru a transfera date dinspre Z80 PIO catre Z80 CPU.

### HORIZONTAL SYNC (8/16)

Frecventa de sincronizare linii (+HSYNC) este obtinuta din frecventa de 10 MHz, furnizata de oscilatorul format din: quartul Q2 (10 MHz), circuitul U7.8 (LS04), R43 si R44 (1K) si C3 (1nF), aplicata circuitelor U5.6, U5.7, U5.8 (LS161) care sunt numaratoare sincrone. CLK reprezinta frecventa de punct, grupul P0, P1, P2 numara puncte, iar grupul H0-H6 octetii de pe linie. Semnalul P2 are o importanta aparte, el facind distinctie intre perioadele cind se realizeaza imprestarea imaginii de pe ecran (P2='1', 400 ns) si cele in care se permite accesul procesorului la memoria video (P2='0', 400 ns).


ROM-ul 82S129 este astfel programat incit sa furnizeze pe iesirile Q1 si Q2 semnalele adecvate, dupa cum urmeaza:



## VERTICAL SYNC (9/16)

Frecventa de sincronizare cadre (-VSYNC) este obtinuta din frecventa de 10 MHz, furnizata de oscilatorul format din: quartul Q2 (10 MHz), circuitul U7.8 (LS04), R43 si R44 (1K) si C3 (1nF), aplicata circuitelor U8.5, U8.6, U8.7 (LS161) care sunt numaratoare sincrone, folosite pentru numararea liniilor pe verticala. Semnalul +LOAD pe pinul CET al circuitului U8.7 face ca sa fie numarata o linie pe verticala numai dupa ce a fost numarata o linie de puncte pe orizontala, adica 512 puncte. Iesirile numaratoarelor sunt folosite pentru adresarea si selectia circuitului U9.7 (82S129). Pe iesirile acestuia se obtin semnalele -VSYNK si -VLOAD folosite pentru incarcarea paralela a adreselor din registrul de SCROLL. Semnalul +VDEN este folosit in logica de incarcare a registrului de serializare a informatiei video, U16.6 (LS165).

Diagramele semnalelor +VDEN, -VSYNK, -VLOAD sunt urmatoarele:



## SCROLL REG. (10/16)

Circuitul U4.4 (LS373) este folosit ca registru de SCROLL, selectat la adresa F2 H. Circuitele U5.4 si U5.5 (LS161) se incarcă la fiecare -VLOAD cu valoarea (adresa) din acest registru. Semnalul -LOAD este aplicat pe intrarea CET a circuitului U5.4, permitind numaratoarelor sa avanseze cu 1 la trecerea de la o linie la alta.

## VIDEO RAM MUX. (11/16)

Circuitele U6.5, U6.6, U6.7, U6.3 (LS153) multiplexeaza adresele de la procesor necesare pentru adresarea memoriei video cu adresele de la logica de reimprospatare a ecranului.

Pentru o mai usoara inteleghere a modului cum se multiplexea aceste adrese este necesara harta memoriei video, asa cum este adresata de procesor pe ecran:

8000	8100	8200	8300	.....	.... BE00 BF00
8001					
8002					
8003					
.					
.					
.					
80FF	81FF	82FF	83FF	.....	.... BEFF BFFF

Avind in vedere ca logica de reimprospatare baleiaza ecranul punct cu punct pe orizontala iar dupa ce termina de baleiat o linie trece la linia urmatoare si de faptul ca memoria video este adresata de H0-H5 si MVO-MV7 incepind cu adresa 0000H este necesar ca adresele procesorului sa fie multiplexate cu adresele de baleiere pe orizontala si verticala dupa cum urmeaza:

	CAS CPU	RAS CPU	CAS DIS	RAS DIS
	-----	-----	-----	-----
	P2=0	P2=0	P2=1	P2=1
	-VMRAS=0	-VMRAS=1	-VMRAS=0	-VMRAS=1
MA6	A7	A0	MV7	MVO
MA5	A6	A13	MV6	H5
MA4	A5	A12	MV5	H4
MA3	A4	A11	MV4	H3
MA2	A3	A10	MV3	H2
MA1	A2	A9	MV2	H1
MA0	A1	A8	MV1	H0

In plus, adresele de RAS de display au fost astfel alese incit sa asigure automat imprestatarea continutului memoriei video. Trebuie mentionat ca logica de acces la memoria video a fost astfel elaborata incit permite accesul din partea procesorului atunci cind semnalul P2 este in "0" si accesul logicii de ecran cind semnalul P2 este in "1".

## VIDEO RAM (12/16)

Memoria RAM de ecran are o capacitate de 16 Kocteti fiind alcătuită din circuitele U9.4-U16.4 (4116). Aceasta memorie conține informația necesara pentru a genera imaginea. Fiecare circuit de memorie 4116 poate conține 16 Kbiti de informație. Pentru adresare, circuitul are 7 pini, deci adresa trebuie multiplexată. La intrările de adresa se prezinta 7 biti reprezentând adresa de rind, inscrisa în chip de semnalul -VMRAS, apoi se prezinta adresa de coloana, formată de alti 7 biti și inscrisa de semnalul -VMCAS.

In funcție de felul în care este activat pinul 3 al circuitului de memorie, după timpul de acces, memoria va scoate la ieșire (D0) date valide, în cazul unui ciclu de citire, sau va inscrie datele în cazul unui ciclu de scriere.

Memoria video suportă o dublă accesare: din partea procesorului pentru operații de citire/scriere și din partea logiciei de display pentru reimprospătare.

## VIDEO CONTROL (13/16)


Logica de control a memoriei video este realizată cu circuitele U11.7, U13.7 (LS74), U10.7 (LS132), U14.6 (LS03), U13.6 (LS02), U10.6 (LS10), U11.6 (LS32) și U9.6 (LS04).

Aceste circuite pe baza semnalelor -RESET, -BMREQ, P2, -MEMR, +VDM, P0, P1 și -CLK sintetizează semnalele -WRITE, -VMRAS, -VMCAS necesare funcționării memoriei video și semnalul -WAIT care anunță procesorul căcă în momentul cind acesta încearcă să acceseze memoria video se face un acces de la logica de control a ecranului. Semnalul +LD este necesar pentru încarcarea datelor din memoria video în registrul paralel U16.6 (LS373), iar semnalul -VHRD pentru citirea acestor date de către procesor.

Diagramele principalelor semnale arată după cum urmează:



Diagrama arată secvența de semnale care sunt trimise la memorie în funcție de acțiunea de citire sau scriere. Se vede că semnalul de adresa (SA) este emis înaintea semnalului de date (DA) și urmărat de semnalul de control (CA). Semnalul de control (CA) este emis înaintea semnalului de date (DA) și urmărat de semnalul de adresa (SA).



### TV DRIVER (14/16)

Rolul circuitului U16.5 (LS373) este de a permite procesorului se citeasca memoria video. Un octet este inscris in acest regisztr cind se activeaza semnalul +LD si este prezentat la iesire (Q0-Q7) cind se activeaza semnalul -VLRD.

Regisztrul de serializare U16.6 (LS165) face trecerea octetilor cititi din memorie intr-un sir de 8 biti. Incarcarea paralela a acestui regisztr se face la sfirsitul fiecarui ciclu de transmisie de 8 biti, in functie de semnalele +HDEW, +VDEN, P0, P1, P2 si -CLK. Informatia serializata este (in)validata de semnalul -TVOFF. Rolul componentelor T3 (2N2369A), R12 (240ohmi), R14 (470ohmi), R13 (240ohmi), R17 (75ohmi) este de adaptare a nivelului informatiei trimise la monitorul TV.

Partea de sintetizare a informatiei video complex nu se planteaza : U10.3 (7486), R15, R36, R16, P2 si T4.

## SWITCHES (15/16)

Pozitiile U14.5, U10.5 (comutatoare ON-OFF), U13.5, U11.5 (LS257), RZ1 si RZ2 (retele rezistive 3X1K) se planteaza doar la VDT52 S. Acest ansamblu constituie un port, selectat prin -CSSW, astfel configuratia anumitor parametri ai terminalului putind fi stabilita din comutatoare.

## STATIC RAM (16/16)

Circuitele din pozitiile U4.5 si U4.6 (2114) se planteaza doar la VDT52 S. Aceste doua circuite constituie o memorie statica de 1 Koctet necesara procesorului pentru memorarea stivei si altor variabile de sistem in cazul cind nu se foloseste memoria dinamica de 64 Kocteti. Aceasta memorie este vazuta de procesor intre adresele D800-DBFF H, prin intermediul semnalului de selectie -CSRAM. In functie de semnalul -WR datele sunt scrise sau citite din aceasta memorie.

## 3.2 INTERFATA DE DISC FLEXIBIL

### FDC CONTROLLER (1/5)

Circuitul U6.4 (8272) este un Controller de Floppy Disk (FDC) care asigura semnalele de comanda pentru interfatarea procesorului cu 4 drive-uri. Acest circuit poate lucra fie in format simpla densitate (FM IBM 3740), sau in format dubla densitate (MFM IBM System 34) - inclusiv dubla fata. 8272 asigura semnale de control care simplifica proiectarea PLL-ului extern si a circuitului de scriere.

#### Descrierea pinilor:

- RESET
  - Reset, intrare activa pe "1". Un "1" pe acest pin trece 8272 in stare de asteptare si pune iesirile acestuia in starea "0".
- RD
  - Read, intrare activa pe "0". Este un semnal de control pentru transferul datelor din 8272 pe magistrala de date.
- WR
  - Write, intrare activa pe "0". Este un semnal de comanda pentru transferul datelor de pe magistrala catre 8272.
- CS
  - Chip Select, intrare activa pe "0". Un "0" pe acest pin permite lui 8272 sa interpreteze comenzi de pe magistrala.
- AO
  - Data/Status Register Select, intrare. Daca AO="1" este selectat registrul de date, iar daca AO="0" este selectat registrul de stare.
- DB0-DB7
  - Data Bus, bidirectionale. Se conecteaza la magistrala de date a sistemului.

- DRQ - Data DMA Request, iesire activa pe "1". Atunci cind 8272 trece acest pin in starea "1", solicita DMA-ul pentru un transfer de date.
- DACK - DMA Acknowledge, intrare activa pe "0". DMA-ul raspunde atunci cind este gata sa efectueze un transfer.
- TC - Terminal Count, intrare activa pe "1". Indica terminarea unui transfer DMA.
- IDX - Index, intrare activa pe "1". Indica inceputul unei piste pe disc.
- INT - Interrupt, iesire, activa pe "1". Semnaleaza micro-procesorului o intrerupere.
- CLK - Clock, intrare. Ceas de 8 MHz.
- RW/SEEK - Read Write/Seek, iesire. Cind este in "1" selecteaza modul Seek, iar cind este pe "0" selecteaza modul Read/Write.
- LCT/DIR - Low Current/Direction, iesire. In modul Read/Write scade curentul in pistele interioare, iar in modul Seek determina directia de deplasare a capului de citire/scriere.
- FR/STP - Fault Reset/Step, iesire. In modul Read/Write resesteaza codul de eroare furnizat de disc, iar in modul Seek da pulsuri pentru mutarea capului de citire/scriere pe un alt cilindru.
- HDL - Head Load, iesire activa pe "1". Comanda de lasare a capului de citire/scriere pe disketa.
- RDY - Ready, intrare activa pe "1". Indica faptul ca drive-ul este gata sa trimita sau sa receptioneze date.
- WR/TS - Write Protect/Two-side, intrare. In modul Read/Write se sizeaza starea Write Protect, iar in modul Seek starea Two-side.
- FLT/TRKO - Fault/Track0, intrare. In modul Read/Write se sizeaza conditia de eroare a drive-ului, iar in modul Seek conditia de Track0.
- PS1,PS0 - Precompensation (pre-shift), iesiri. Scrie starea de precompensare in timpul modului MFM.
- WR DATA - Write Data, iesire. Iesire de ceas intercalat cu biti de date catre drive.
- DS1,DS0 - Drive Select, iesiri. Selecteaza unul din cele 4 drive-uri.
- HDSEL - Head Select, iesire. Selecteaza capul 1 atunci cind este in "1" si capul 0 atunci cind este in "0".
- MFM - MFM Mode, iesire. Aceasta iesire selecteaza modul MFM cind este in "1" si modul FM cind este in "0".

- WE - Write Enable, iesire care valideaza datele care trebuie scrisa.
- RD DATA - Read Data, intrare. Intrare de ceas intercalat cu biti de date dinspre drive.
- DW - Data Window, intrare. Semnal generat de PLL, folosit pentru esantionarea datelor de la drive.
- WR CLK - Write Clock, intrare. Rata de scriere a datelor, FM=500KHz, MFM=1MHz, cu latimea pulsului de 250 ns in ambele cazuri.

Rolul circuitului U1.3 (LS153) este de a multiplexa semnalele WR.PR., TWO SIDE, WR.FLT, TRACK0 care provin de la drive, in functie de starea pinului 1 (Select). Circuitul U1.5 (LS75), U0.5, U1.4 (7438) si U3.3 (7406) asigura sintetizarea comenziilor necesare drive-ului. Circuitul U1.2 (LS153) nu se planteaza ( acest circuit este folosit atunci cind se doreste multiplexarea semnalelor de READY de la drive-uri ).

### DMA (2/5)

Rolul circuitului U3.3 (8257 - DMA) este in cazul canalului de disc de a asigura un transfer rapid al datelor intre memoria RAM a microcalculatorului si suportul magnetic (floppy disc). Circuitul 3272 (FDC) foloseste pentru aceste transferuri de date canalul 2 al DMA-ului, canalul 1 fiind lasat la dispozitia interfetei IEEE 438, amplasata pe placeta GPZ.

Cind 8272 are de facut un transfer de date adreseaza o cerere (+FDKDRQ) lui 8257 care va raspunde cu semnalul -FDKACK, dupa care va face cerere de magistrala (-BUSREQ) si in cazul in care procesorul cedeaza magistrala (-BUSACK) 8257 va prelua controlul si va efectua transferul intre disc si memorie fara ajutorul procesorului.

Este de mentionat rolul circuitului U6.2 (LS373), unde 8257 memoreaza cei mai semnificativi 3 biti ai adresei de memorie cu care lucreaza. Acesti 3 biti sunt scosi de 8257 pe magistrala de date, fiind inscrisi in registrul de semnalul ADRSTB, dupa care 8257 pune pe liniile de adresa cei 3 biti mai putin semnificativi de adresa, dind si AEN fapt care face ca pe magistrala de adrese sa apara adresa de memorie unde opereaza 8257.

Circuitele U4.4 (LS32) si U3.4 (LS125) sintetizeaza semnalele IORD si IOWR pentru 8257. Rolul bistabilului LS74 (U5.6) este de a furniza -HREQ numai atunci cind DMA este master pe magistrala.

### MOFF OPTION (3/5)

Circuitul U3.1 (LS174) contine sase bistabili de tip D care sunt stersi la aparitia unui "0" pe intrarea -MR. Acest port este selectat la adresa F3H de catre semnalul -CSINCH, generat pe placeta MBZ. Dintre caiile acestui port canalul de floppy disk foloseste 5, avind semnificatiile urmatoare:

$$\begin{array}{ll}
 Q0 = -MOTOR\ ON & Q3 = -DR.\ SEL.0 \\
 Q1 = -IN\ USE & Q5 = -8\ INCH \\
 Q2 = -DR.\ SEL.1
 \end{array}$$

-MOTOR ON, IN USE, DR.SEL.1, DR.SEL.0 sunt semnale specifice drive-urilor de 5", deci in cazul folosirii drive-urilor de 3" circuitul U2.1 (7406) nu se va planta.

## WRITE CLOCK (4/5)

Oscilatorul de baza al interfetei de disc este pilotat cu un quart, Q1, in valoare de 8 MHz. Din acesta, prin divizari successive si combinarea diverselor faze se obtin:

- ceasul de functionare al controlerului de disc, FDCLK, de 3 MHz pentru discurile de 8", si 4 MHz pentru cele de 5,25". Selectia uneia dintre aceste doua valori se face cu multiplexorul U6.7 (LS157), pe baza semnalului SINCH.
- ceasul de scriere, WRCLK, utilizat de asemenea de controlerul de disc, ceas a carui frecventa depinde de modul de scriere (MFM sau FM) cit si de dimensiunea discurilor utilize (8" sau 5,25"). De remarcat ca, indiferent de frecventa, durata activa pe "1" a acestui ceas este de 250ns.

Circuitul U2.7 are rolul de a genera semnalul de scriere a datelor pe disc, WRDATA, pe baza semnalelor WRDAT, PS0, PS1 si LCT primite de la circuitul controler 3272.

## PLL (5/5)

Datele citite de pe disc, READ DATA, sunt mai intii formate cu ajutorul unui monostabil, U7.6 (LS123), la iesirea caruia se obtin impulsuri de aproximativ 50ns utilizate pe de o parte, de controlerul de disc (semnalul RDDATA), iar pe de alta parte, de comparatorul de faza sintetizat cu circuitele U9.5 (LS74) si U7.1 (uA741). Grupurile RC de pe intrarile circuitului U7.1 realizeaza un filtru trece jos care taie componente de frecventa inalta din semnalul de eroare care comanda oscilatorul U9.2 (S124). Tranzistorul T1 functioneaza ca sursa de curent constant si polarizeaza intrarea 4 in comparatorul U7.1 astfel incit, in lipsa datelor de la disc, semnalul de eroare furnizat de acesta sa stabileasca frecventa libera de oscilatie la 2 MHz.

Iesirea oscilatorului este apoi divizata cu numaratorul U9.3 (LS193) si se genereaza semnalul DW utilizat de controler la refacerea datelor citite, avind frecventa dependenta de tipul discurilor utilizate, (8" sau 5,25") si modul de inregistrare (FM sau MFM).

### 3.3 INTERFATA PENTRU APARATURA NUMERICA PROGRAMABILA

Necesitatea interconectarii in sisteme complexe de masura a unor instrumente provenite de la constructori diferiti, pe de o parte, cit si dorinta ca acestea sa fie cuplate direct cu un calculator care sa permita automatizarea procesului si prelucrarea rapida a datelor culese, pe de alta parte, au condus la standardizarea pe plan international a unei interfete numerice pentru aparatura programabila de masura si control. Dezvoltata initial de firma Hewlett Packard (1965), pe baza unei magistrale digitale de 16 semnale (HPIB sau GPIB) comune tuturor aparatelor interconectate, aceasta interfata s-a impus relativ repede prin simplitatea si flexibilitatea pe care o ofera, fiind adoptata de mai multe organisme internationale: IEEE 488 (1975), ANSI (1976), IEC 625 (1979).

Iata cteva din caracteristicile magistralei HPIB:

- permite interconectarea a maxim 15 aparate;
- cuplarea instrumentelor se poate face liniar sau in stea, pe o lungime de maxim 20 m cablu;
- transferul datelor se face byte-serial, bit-paralel, in mod asincron, cu ajutorul a 3 linii de "handshake";
- viteza maxima de transfer este de 1MByte/sec;
- viteza reala este dictata de instrumentul cel mai lent din cele care participa la schimbul de date;
- circuitele de interfata sunt TTL, de tip colector in gol sau tri-state, pe emisie, si trigger-schmidt, pe receptie;
- semnalele magistralei lucreaza in logica negata si acestea sunt:

- |         |                                                                                                                                                                                                                                                                                             |
|---------|---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| DIO 1-8 | - 8 linii bidirectionale prin intermediul carora se transmit date, adrese de aparate si comenzi;                                                                                                                                                                                            |
| DAV     | - date disponibile; linie de handshake utilizata de instrumentul vorbitor (emittor="talker") pentru a semnala faptul ca datele sunt stabilite;                                                                                                                                              |
| NRFD    | - nepregatit pentru date; linie de "handshake" utilizata de instrumentele ascultatoare (receptoare="listener") pentru a semnala faptul ca nu sunt gata sa preia o noua informatie;                                                                                                          |
| NDAC    | - date neacceptate; linie de "handshake" utilizata de instrumentele ascultatoare pentru a indica faptul ca informatia de pe liniile de date nu a fost inca preluata. Modul in care sunt utilizate liniile de "handshake" pentru transferul datelor pe magistrala este ilustrat in figura 4. |
| ATN     | - atentie; linie de control ce informeaza daca pe magistrala se afla un octet de comanda (ATN=0) ce trebuie preluat si interpretat de toate instrumentele cuplate sau are loc un transfer de date (ATN=1) intre instrumentele adresate anterior;                                            |
| IFC     | - initializare interfata; linie de control ce aduce toate instrumentele cuplate la magistrala in starea inactiva;                                                                                                                                                                           |
| SRQ     | - cerere de serviciu; linie de control prin intermediul careia un instrument poate cere asistenta dispozitivului ce controleaza magistrala pentru efectuarea unui transfer;                                                                                                                 |




Figura 4. Transferul datelor pe magistrala IEC 625

- REN      - validare mod de lucru la distanta; linie de control ce permite instrumentelor sa raspunda la comenziile primite pe magistrala;
- EOI      - terminare sau identificare; linie de control utilizata pentru a indica terminarea transmiterii pe magistrala a unei secvente de date. Se mai utilizeaza impreuna cu ATN in secventele "paralel poll" pentru identificarea aparatului ce a activat linia SRQ.

Fiecare instrument cuplat la magistrala HPIB trebuie sa fie capabil sa indeplineasca una sau mai multe din urmatoarele functii (figura 5):

- ascultator (receptor, "listener") = preia numai date atunci cind este selectat. Exemple: surse de semnal, imprimate, plotter-e. Pe magistrala pot fi simultan 14 ascultatori activi.
- vorbitor (emitator, "talker") = transmite numai date cind este selectat. Exemple: cititoare de banda, numaratoare, voltmetre. Pe magistrala poate fi activ un singur vorbitor la un moment dat.
- controlor ("controller") = selecteaza alte aparate, determinindu-le sa primeasca sau sa transmita date. La un moment dat pe magistrala poate fi activ un singur controlor. Cel care poate activa liniile IFC si REN trebuie sa fie unic si se numeste controlor de sistem.




Figura 5. Interconectarea instrumentelor pe magistrala IEC 625

Mesajele transmise prin intermediul magistralei IEC 625 pentru controlul fluxului de informatii se impart in patru categorii:

**ADRESE**

- Aceste mesaje multilinie (transmise pe linile de date DIO 1-8) sunt folosite pentru a selecta instrumentele ca emitatoare sau receptoare. O adresa consta din 7 biti, bitul cel mai semnificativ de date fiind ignorat (DIO 8). Bitii 6 si 7 determina caracterul adresei: de instrument emitor sau receptor.

**COMENZI UNIVERSALE** - Aceste comenzi obliga toate instrumentele cuplate la magistrala sa execute o anumita operatie. Sunt incluse aici atit mesaje multilinie, cit si trei mesaje unilinie (IFC, ATN si REN).

**COMENZI ADRESATE**

- Sunt asemanatoare cu cele universale, numai ca sunt recunoscute doar de instrumentele adresate anterior. Unele dintre aceste comenzi se adreseaza emitorilor, altele receptorilor de pe magistrala.

**COMENZI SECUNDARE**

- Aceste mesaje multilinie sunt folosite in serie cu o adresa de instrument, o comanda universala sau o comanda adresata, pentru a extinde spatiul de cod. Exemple de asemenea comenzi sunt PPE si PPD.

### 3.4 TASTATURA

Pentru operarea comoda a tastaturii, matricea de taste a fost grupata in patru zone distincte constructiv si functional. Sectiunea alfanumerica standard cuprinde:

- 48 de taste alfanumerice dispuse ca o tastatura standard de masina de scris QWERTY;
- 6 taste de functii (BACKSPACE, RETURN, ESC, TAB, LF, DEL) pentru controlul pozitionarii dispozitivelor de imprimare si generare a secentelor de control;
- 5 taste cu functii de control asupra codului si tastarii (2xSHIFT, CTRL, CAPS LOCK, REPEAT).

In modul REPEAT se permite simularea tastarii repeatate a oricarui caracter cu o cadenta de 10 caractere pe secunda.

Sectiunea numerica standard pentru culegerea de date cuprinde:

- 10 taste numerice (0-9)
- 1 tasta semnul (, )
- 1 tasta semnul (-)
- 1 tasta punctul zecimal (.)
- 1 tasta de introducere date (ENTER)

Sectiunea de control functii display destinata controlului cursorului contine taste pentru deplasarea cursorului in toate cele patru directii si aducere in pozitia HOME.

Sectiunea de functii si control asigura:

- extinderea setului caracterelor de control, comanda sau grafice pe inca 15 taste
- definirea unui set de 16 taste functionale

Tastatura este cuplata serial, interfata permitind preluarea datelor de la tastatura pe o singura linie, activata de unitatea centrala pentru fiecare bit. In mod normal, linia este in "1" logic.

Activarea liniei consta in fortarea unui "0" de catre unitatea centrala. Din momentul terminarii semnalului de activare, intr-un interval de 10-12us unitatea centrala poate prelua bitul corespunzator al codului tastei apasate. Formatul datelor prezente pe linia KBDATA este urmatorul:

- linia in repaus in "1"
- bitul de start in "0"
- 8 biti de date incepand cu cel mai putin semnificativ

Deci pentru preluarea de la tastatura, se activeaza mai intai linia pentru testarea bitului de start, care este "0" daca tastatura are un cod de tasta de transmis. In continuare se activeaza linia pentru fiecare bit de date. Dupa preluarea ultimului bit si pina la apasarea unei noi taste, la orice activare linia KBDATA ramane in "1".

In afara de linia de date KBDATA, interfata seriala are o linie de stare KBCLK, care indica intervalul in care se permite preluarea datelor. Dupa apasarea unei taste, pe o durata de 100us timp in care KBCLK este in "0" are loc transferul codului tastei in registrul de serializare. In acest interval linia KBDATA este

inactiva, la fiecare activare raspunzind cu "1". Pentru a nu se pierde sau altera datele de la tastatura, preluarea lor trebuie efectuata in intervalul de la frontul pozitiv al semnalului KBCLK pina la frontul negativ al urmatorului KBCLK.

#### 4. SURSA DE ALIMENTARE

##### 4.1 CARACTERISTICI GENERALE

O schema bloc a sursei este prezentata in fig 1. a albumului de scheme a sursei.

Sursa este in comutatie, de tip forward cu soc multiplu.

Reglajul tensiunilor de iesire se face prin modulatia in durata a impulsului de comanda.

Frecventa de comutatie este de aprox. 22Khz.

Sursa se alimenteaza la reteaua de 220V/50Hz sau 60Hz si prezinta urmatoarele performante:

- a. Puterea maxima debitata este aproximativ 35W distribuita astfel:

tens./curent ----- iesirea

24V / 1.5A	-----	24v
15.5V / 1.5A	-----	15v
5V / 5A	-----	5v
-12V / 0.1A	-----	-12v

Din iesirea de 15V se poate forma cu ajutorul unei surse lineare (implementata pe placa SM2F) si tensiunea de 12V / 0.2A.

- b. Puterea absorbta de la retea la puterea maxima debitata de sursa este de circa 110W.
- c. Reglajul tensiunilor se face pe iesirea de 5V. Circuitul acestei iesiri formeaza ramura principala. Celelalte ramuri sunt secundare.
- d. Sursa realizeaza o stabilizare de 5% pe ramurile secundare la variatii ale sarcinii pe ramura principala sau pe ramurile secundare.
- e. Nivelul zgomotului pe iesiri:

5V ----- 100mVp-p  
pe celelalte iesiri ---- 200mVp-p

- f. Sursa este protejata la scurt pe toate iesirile si la supratensiune pe ramurile de 5V si 24V.

Caderea de tensiune pe una din ramuri este de asemenea sesizata de circuitul de control.

#### 4.2 DISPUNEREA SURSEI

Sursa e implementata pe placa SM2F-869150422.

Placa SM2X-869150432 se foloseste doar ca suport al condensatorului din grupul de redresare si filtraj al retelei.

Sursa are in principal doua sectiuni (dupa criteriul functional): sectiunea de putere si sectiunea de control.

a. Sectiunca de putere realizeaza urmatoarele functiuni:

- a1. Filtrul de retea ce rejecteaza perturbatiile generate de retea/sursa spre sursa/retea (pg. 2).
- a2. Blocul de redresare si filtrare (pg. 2) formeaza din tensiunea retelei (187-242Vef.) o tensiune continua (aprox. 220-360 Vcc.). Aceasta tensiune alimenteaza sursa auxiliara (pg. 5) si sursa principala.
- a3. Sursa auxiliara (pg. 5) poate fi implementata in doua variante:

- Transformator de circa 4W de la retea la aprox. 12Vef. si redresarea acestei tensiuni.
- Sursa auxiliara in comutatie prin autoblocare cu infasurare de control a tensiunii de iesire, permitind o buna stabilizare a acesteia la variatiile tensiunii de retea.

Se obtine pe iesire o tensiune de circa 18Vcc. Sursa e folosita pentru alimentarea sectiunii de comanda si control.

- a4. Etajul de putere (pg. 3) este de tip forward. Prin comutarea tranzistorului de putere T2 (SU160), puterea e transferata pe ramurile secundarului (fig. 3,4) cu ajutorul transformatorului TPU formind tensiunile de 24V, 15V, 5V, -12V.

Etajul de putere are si o schema de sesizare a supracurentului de colector (transformatorul de curent TCR) ce genereaza semnalul LIMCC pentru blocarea sursei (cu ajutorul schemei de control).

- a5. Etajul de formare a tensiunilor de iesire are ca element de acumulare si distributie a energiei o bobina de soc multipla LS.

Tiristorul TS protejeaza la supratensiune pe ramura de 5V. Deschiderea tiristorului la o tensiune mai mare de 5.8V pe ramura de 5V provoaca blocarea definitiva prin schema de comanda si control.

Rezistenta R18 de pe ramura de -12V este utila pentru sesizarea supracurrentului.

- a6. Blocul de formare a tensiunii de 12V. Din ramura de 15V se formeaza cu ajutorul unei sursei liniare (ROB317 - pg. 4) tensiunea de 12V.

b. Sectiunea de comanda si control (pg. 6) este realizata cu ajutorul circuitului U1 (circuit integrat B260D sau TDA1060). Are functiunile :

- b1. reglajul tensiunilor de iesire pe ramura de 5V
- b2. asigurarea protectiei la supratensiuni
- b3. asigurarea protectiei la supracurenti.

O parte din tensiunea de 5V (pinul 3) este amplificata si folosita pentru modularea proportionala in durata a impulsului de comanda pentru transferul de putere primar-secundar (semnalul GMDL pe pinul 15).

Semnalul LIMCC e folosit pentru sesizarea pe pinul 11 a supracurentului din colectorul tranzistorului T2. Există două limite superioare de sesizare a acestui supracurent. La depasirea primului prag de tensiune (circa 0.48V) pe pinul 11 se limiteaza durata impulsului de comanda GMDL. La depasirea celui de-al doilea prag (circa 0.6V) pe pinul 11 circuitul U1 intra in regim de pornire lenta asigurata de condensatorul C33 de pe pinii 5, 6, care se descarca la atingerea acestui prag de tensiune si apoi se incarca exponential prin grupul R34, R35.

De fapt sursa se blocheaza datorita scaderii tensiunilor de iesire.

Latimea impulsului de comanda e data de cel mai mic nivel de tensiune de pe pinii 4, 5, 6.

Modularea semnalului GMDL (pin 15) e realizata prin compararea nivelelor de pe pinii 4, 5, 6 cu nivelul semnalului de pe pinul 8.

Un semnal mai mare de 0.6V pe pinul 13 blocheaza generarea impulsului GMDL. Acelasi efect are un semnal mai mic de 0.6V pe pinul 10.

Daca sursa se blocheaza ea poate fi repornita numai prin intreruperea comutatorului de retea si restartare dupa un interval de cîteva secunde.

Frecventa de oscilatie a circuitului e data de elementele R37, C34 ce echipeaza un oscilator dintre de fierastrau. Pe pinul 8 se poate vizualiza forma semnalului dintre de fierastrau.

Microcomutatorul MC are rol in inhibarea protectiilor si e util pentru depanarea sursei.

Pozitia normala a microcomutatorului (protectiile instalate) este:

MC1 - inchis ( I )

MC2 - deschis ( D )

#### 4.3 FUNCTIONAREA SCHEMEI SI DIAGRAAME DE SEMNAL

In acest paragraf se va descrie functionarea corelat cu diagrame de semnal.

**4.3.1** Filtrul de retea (pg. 3) e format din bobina LF, condensatorii tip X CX1, CX2 si condensatorii tip Y CY1, CY2. Foloseste la rejectia perturbatiilor pe mod comun si diferential de la retea/sursa spre sursa/retea.

**4.3.2** Blocul de redresare si filtrare. Redresorul e in punte. Condensatorii C(2-4) au rol de filtraj. Filtrajul semnalului redresat e realizat cu condensatorii C6, C7.

Rezistenta R1 limiteaza curentul de incarcare la pornire. R3, R4 sunt rezistente de descarcare a condensatorului C6 la oprirea sursei.

**4.3.3** Etajul de putere si etajul de formare a tensiunilor de iesire (pg. 3, 4).

Tranzistorul T2 si traful TPU sunt elementele principale ce realizeaza transferul puterii de la retea spre iesiri.

Strapul ST0 scos permite testarea prealabila a sursei auxiliare (pg. 5) si a circuitului de comanda si control (pg. 6).

Prin alimentarea de la o sursa exterioara cu 20V (pe pinii PN3 si PN4-pg. 5) si strapul ST0 pus se poate verifica etajul de putere la cresterea treptata a tensiunii de alimentare. Acest mod de functionare e indicat pentru a putea urmari aparitiile unor supratensiuni pe colectorul tranzistorului T2.

De remarcat ca virfurile de tensiune pe colectorul lui T2 in momentul blocarii nu trebuie sa depaseasca la sarcina si tensiune maxime 800V, iar in scurt pe oricare din iesirile de 15V sau 24V sa fie mai mici de 900V.

Blocarea lui T2 se produce printr-un impuls scurt, negativ in baza ce strapunge jonctiunea BE (tensiunea va ajunge la circa -7:8V) si pe durata blocarii baza va ramine polarizata negativ.

Pentru a impiedica aparitia unor supratensiuni in colectorul lui T2 (SU160) se foloseste reteaua de amortizare C11, D6, R11.

Etajul de putere e atacat printr-un etaj driver in care traful TDR separa circuitul primar de cel secundar.

C8 are rolul de acumulator de energie.

Grupul C9, R7 formeaza un circuit de amortizare.

Comanda incorecta a bazei lui T2 poate duce la incalzirea tranzistorului.

#### 4.3.4 Sursa auxiliara

Pentru sursa auxiliara in varianta 1 2-a sint prezentate diagrame de semnal in schemele logice.

Rezistenta R20 declanseaza oscilatorul autoblocant.

Duratele de conductie si de blocare ale tranzistorului T3 sint controlate printr-o ramura de control.

Forma tensiunii in colectorul lui T3 e data in PG. 7. Vîrful tensiunii in colector trebuie sa fie mai mic de 650V.

Perioada oscilatiei are durata de circa 50-60 usec.

#### 4.4 INDICATII DE TESTARE SI DEPANARE

Punerea la punct a sursei se face in ordinea urmatoare.

4.4.1 Se pune la punct sursa auxiliara. Strapul ST0 se scoate (nu se alimenteaza sursa principala).

4.4.2 Se pune la punct sectiunea de control.

Se inhiba protectiile:

MC1---D,

MC2---I,

ST0---scos.

Se urmareste alimentarea circuitelor cu 24VAC, existenta tensiunii dinte de fierastrau pe pinul 8 al circuitului integrat U1 (B250D), existenta semnalului GM1L pe pinul 15.

Frecventa oscilatiei trebuie sa fie 25 KHz+/-20%.

Potentiometrul P2 se pozitioneaza la mijlocul cursei.

4.4.3 Se pune la punct etajul de putere.

Strapul ST0 se monteaza. MC1---D, MC2---I.

Alimentarea sursei se face prin intermediul unui autotransformator cu reglaj in plaja 0-242V/50Hz si al unui transformator separator.

Se alimenteaza pe pinii PN3, PN4 sectiunea de comanda si control de la o sursa exterioara de 18-24V.

Se urmaresc tensiunile si curentii ce trebuie sa corespunda ca forme cu cele desenate pe diagramele de semnale chiar la valori mici ale tensiunii de alimentare. Daca formele de unda vizualizate sunt corecte se măreste treptat tensiunea de alimentare verificind in special tensiunea in colectorul lui T2 care nu trebuie sa depaseasca 800V in sarcina maxima la tensiunea maxima a retelei (242Va.c.ef.).

E necesara conectarea de sarcini de circa 100 mA pe iesirile -12V si 12V (sursa liniara realizata cu T5) pentru a avea tensiu-

nile nominale pe iesiri.

Lipsa sarcinilor pe iesirile socalui multiplu (bobina LS) conduce la cresterea tensiunilor pe iesirile respective.

4.4.4 Stabilizarea tensiunilor de iesiri trebuie sa fie efectuata in intervalul de tensiuni ale retelei 187-242Va.c.ef., pentru sarcini maxime pe iesiri.

Reglajul tensiunilor se face pe ramura principala cu potentiometrul P2 (la valoarea 5V+/-5%).

4.4.5 Reglajul la supracurent.

Microcomutatorul are pozitiile:

MC1---I,

MC2---D.

Deci protectiile sunt conectate.

STO e pus.

Cu potentiometrul P1 se regleaza limita de sesizare a supracurentului astfel ca la sarcina maxima sursa sa lucreze corect. Pentru aceasta se regleaza pe pinul 11 al circuitului integrat U1 valoarea de virf a tensiunii la 0.4V pentru sarcina maxima si tensiune maxima a retelei.

Se face apoi scurt pe iesirea de 15V sau 24V si la tensiunea maxima de alimentare se modifica pozitia cursorului lui P2 pina la atingerea unor virfuri de tensiune de 900V la intrarea in blocare a tranzistorului T2.

4.4.6 Verificarea protectiei la supratensiuni.

STO---pus,

MC1---I,

MC2---D,

sarcini mici pe iesiri.

Se creste tensiunea pe iesirea de 5V si se urmareste bloarea sursei prin deschiderea tiristorului TS la depasirea unui prag de 5.6-6V.

Se pozitioneaza acum microcomutatorul astfel:

MC1---I,

MC2---I.

Se inhiba astfel protectia la supratensiune pe ramura 15V.

Se scoate sarcina de pe ramura de 24V, iar pe celelalte ramuri se pun sarcini mari (astfel pe iesirea de 24V tensiunea va fi ridicata).

Cu P2 se creste din nou tensiunea.

Schema se va bloca prin deschiderea diodei D26 (pg. 6).

Atentie sa nu se deschida tiristorul TS care se poate distruge la solicitare indelungata. In acest caz se maresc sarcinile pe iesirile 15V, 24V.

Se regleaza din nou tensiunile in sarcina nominala.

**ATENTIUNE!!!**

- Nu se vor introduce conectorii de alimentare a altor dispozitive cind sursa e pornita. Exista pericolul distrugerii circuitelor.
- Este interzisa modificarea protectiei de curent.

## 5. MONITORUL TV

Monitorul TV foloseste un tub catodic de 12 inch cu luminofor verde. Logica display-ului este realizata pe doua placi: placa de deflexie si placa etajului final video. Pe placa de deflexie se afla circuitul TDA1170 folosit la deflexia verticala, transformatorul de linii si circuitele aferente pentru deflexia orizontala. Placa etajului final video se afla fixata pe tubul de afisare. Alimentarea monitorului se face din sursa de alimentare cu o tensiune continua de 16V.

## 6. DESCRIEREA SI OPERAREA PROGRAMELOR DE TEST

DIAGNOSTICS-I este un set de 5 programe de test impreuna cu fisiere suport, destinat verificarii partilor componente ale calculatorului CUB-Z. Fiecare test cuprinde si informatiile necesare utilizarii lui.

### Instructiuni generale de operare

In primul rind se recomanda copierea pe un alt disc a programului de test. Testarea se va face in ordinea urmatoare:

- test de memorie;
- test CPU;
- test disc;
- test imprimanta.

### Test de memorie

Testul de memorie realizeaza urmatoarele:

- 1) testare rapida a fiecarei zone de memorie care nu apartine sistemului de operare CP/M;
- 2) exersarea memoriei prin testul "bit umblator" in aceeasi zona de memorie;
- 3) afiseaza orice eroare in momentul detectarii ei prin adresa de memorie, valoarea scrisa si cea citita;
- 4) afiseaza un sumar al erorilor bit cu bit si un total al erorilor.

Există 2 versiuni ale testului de memorie. Prima este o versiune generală care poate fi utilizată pentru a testa zona de memorie cuprinsă între 1000H și E7F3H și între E800H și FFFFH. Aceasta versiune se numește MTEST. Al doilea test, MTEST2, este o versiune relocată a lui MTEST ce verifică numai zona de memorie ocupată de MTEST, adică zona dintre 0100H și OFFFH. Cu excepția zonei de memorie testată, ambele teste realizează aceleasi funcții.

### Instructiuni de operare pentru testul de memorie

- 1) La apariția "prompt-ului" sistemului de operare se va scrie de la tastatura "MTEST" sau "MTEST2".

Pe ecran va apărea:

DIAGNOSTICS I - MEMORY TEST

COPYRIGHT (C) 1985 - CUBZ A.P.M.E.

ANY MEMORY FROM 1000H TO E7F3H  
AND E800H TO FFFFH CAN BE TESTED.  
WHEN A KEY IS PRESSED TOTAL ERRORS  
WILL BE PRINTED BY BIT POSITION  
WITHIN 1K BOUNDARIES.  
ALL INPUTS AND OUTPUTS ARE IN HEX.

QUICK TEST ONLY? (Y/N):

- 2) In acest punct se va indica daca se doreste un test rapid (se va apasa tasta "Y") sau testul "bit cu bit" necesitind mai mult timp pentru rulare (se va apasa tasta "N").
- 3) In continuare va trebui introdusa de la tastatura adresa de inceput a zonei de memorie care se doreste a fi testata. Va apare mesajul:

START ADDRESS (HEX)!<

Se va introduce adresa formata din 4 cifre hexazecimale. Nu sunt permise "backspace"-uri sau "rubout"-uri. Daca s-a gresit, se va reincarca testul de memorie. Daca se doreste terminarea testului in acest punct, se introduce de la tastatura un "T".

- 4) Se va introduce adresa de sfarsit a zonei de memorie testate la aparitia mesajului:

END ADDRESS (HEX)!<

Formatul acestei adrese este acelasi cu cel al adresei de inceput.

- 5) Dupa introducerea adresei de sfarsit, va incepe executia programului de test care va fi intrerupta la apasarea unei taste.

Mesajele standard transmise de testul de memorie:

Testul de memorie va afisa pe ecran urmatoarele:

- 1) Daca zona de memorie testata este buna , va apare:

PASSES COMPLETED = 0001 ; COUNT OF ERROR BYTES = 0000

ceea ce inseamna ca nu a fost gasita nici o eroare.

- 2) Pentru fiecare eroare detectata se afiseaza:

LOCATION	DATA WRITTEN	DATA READ
xxxxH	xxH	xxH

Toate datele numerice afisate sint in hexazecimal. Raportul erorilor va continua cit timp vor fi descoperite erori.

## TEST CPU

Testul CPU va face urmatoarele:

- 1) va determina ce microprocesor este utilizat: Z80 sau 8080 / 8085
- 2) verifica viteza de lucru a CPU;
- 3) testeaza fiecare instructiune pe care o poate executa CPU, verifica rezultatele si raporteaza eventualele erori.

Testul "CPU" reprezinta un program destinat sa execute toate secentele de o singura instructiune si mai multe secente de mai multe instructiuni. Dupa fiecare secventa de instructiuni programul testeaza toate registrele CPU pentru a verifica daca este corecta modificarea registrelor proprii instructiunilor si daca numai acele registre se modifica.

# Instructiuni de operare a testului "CPU"

- 1) La aparitia "prompt"-ului sistemului de operare CP/M se introduce de la tastatura CPU si pe ecranul de afisare va aparea:

DIAGNOSTICS I V1.2 - 8080/8085/Z80 CPU TEST

COPYRIGHT (C) 1985 - CUBZ A.P.M.E.

- 2) La sfirsitul unui pas trecut cu succes va apare mesajul:

CPU TESTS OK

In acest moment trebuie introdus un mesaj. Un "C" va face ca programul sa ruleze fara intrerupere, cu "CTRL C" se poate iesi din programul de test, cu "S" se va trece la pasul urmator fara a mai fi activat semnalul "bell" iar orice alta tasta apasata va duce la reluarea programului.

Mesajele standard ale testului CPU

- 1) Dupa nota "COPYRIGHT" va apare linia:

ABCDEFIGHJKLMNOPQRSTUVWXYZ

Fiecare caracter reprezinta un mic test preliminar al CPU. Daca aceasta secenta nu este tiparita, CPU este defect, poate prea defect pentru ca testul sa mai dea rezultate in continuare. In testelete preliminare este inclusa si testarea instructiunilor de salt si a altor instructiuni absolut necesare executiei programului. De asemenea este inclusa si efectuarea sumei de control pentru testul insusi ceea ce ajuta la a afla daca testul este corect inscris in memorie.

- 2) Apoi va fi afisat tipul de CPU utilizat. Daca tipul este gresit, inseamna ca CPU este defect.
- 3) Urmeaza testarea "timing"-ului. Se va afisa "BEGIN TIMING TEST" si se va auzi sunetul "bell"-ului daca acesta este montat. Dupa putin timp va aparea mesajul "END TIMING TEST" si va suna din nou "bell"-ul. Daca sistemul lucreaza pe 2 MHz, atunci intervalul dintre "BEGIN..." si "END..." este de aproape 2 minute, daca este pe 4 MHz, 1 minut, iar pe 5 MHz de aproximativ 40 sec. Daca "timing"-ul este radical diferit, atunci ceasul sistemului nu functioneaza bine.
- 4) Daca CPU trece testul, se afiseaza:

CPU TESTS OK

- 5) Altfel, daca au aparut erori, ele vor fi afisate pe masura ce sunt descoperite, in formatul urmator:

CPU FAILED TEST:

ERROR COUNT XXXH

INSTRUCTION SEQUENCE WAS XXXXXXXH

REGISTER X CONTAINS XXH

BUT SHOULD CONTAIN XXH

REGISTER VALUE BEFORE INSTRUCTION SEQUENCE WAS XXH

TEST NUMBER XXXXH

## Testul de disc

Testul de disc va verifica urmatoarele:

- 1) Realizarea corecta a functiilor de citire si scriere;
- 2) Daca functia "SEEK" lucreaza precis in ambele directii;
- 3) Integritatea datelor dupa transmisie.

Instructiuni de operare pentru testul de disc

- 1) La "prompt"-ul sistemului se introduce "DISK";
- 2) Pe ecran vor aparea urmatoarele:

Diagnostics I - Disk Test v1.1  
Copyright (c) 1985 CUBZ A.P.M.E.

Enter number of sectors:

Se va introduce numarul de sectoare de pe disc ce urmeaza a fi testate. Acest numar nu trebuie sa depaseasca capacitatea discului sistem utilizat. Daca testul se executa pe un disc pe care se afla fisiere, nu trebuie specificat un numar mai mare de sectoare decat cel al sectoarelor libere de pe disc.

- 3) In continuare se va specifica de cate ori se doreste a fi repetat testul:

Enter number of repetitions:

Aceasta va permite rularea programului de test pentru o perioada mai lunga de timp fara interventia operatorului.

- 4) Urmatoarea cerere se refera la numarul de erori permise pana la terminarea testului:

Enter the number of errors allowed:

Acest numar poate fi zero sau mai mare. Programul inregistreaza numarul total de erori descoperite.

- 5) Se va specifica "drive"-ul care trebuie testat:

Drive? [A,B,C,D]:

Trebuie intotdeauna utilizata o disketa care a fost formata si initializata (contine cel putin un "directory" gol), altfel vor rezulta erori de disc false. Daca se deschide drive-ul, se deconecteaza cablurile si asa mai departe, se vor semnala erori de disc false.

Mesajele trimise de testul de disc

Mesajele testului de disc sunt date in felul urmator:

- 1) In primul rand programul de test va crea un fisier pe discul specificat, numit "DISKTST.TST". Daca drive-ul este defect incit sa nu permita aceasta, se va semnala eroare.
- 2) In continuare va fi trecut testul de citire/scriere. Acest test scrie un sir de 128 octeti in limita numarului de sectoare de pe disc. Dupa aceea sectoarele sunt citite si daca datele citite nu corespund cu cele scrise, este detectata o eroare care este afisata la consola.
- 3) Daca testul de citire/scriere a fost trecut cu succes, se va

trece la "random seek". In cadrul acestui test numarul sectorului este scris in fiecare sector printre o operatie de scriere secventiala. Apoi se executa o pozitionare la celalalt capat al fisierului si numarul sectorului citit este comparat cu cel asteptat. Daca difera se semnaleaza eroare. Astfel, capul de scriere/citire este fortat sa se miste alternativ de multe ori (de 2 ori numarul de sectoare specificat). Daca functia "SEEK" (pozitionare) nu lucreaza corect, acest test va semnaliza eroarea.

Aceasta secenta este repetata de numarul de ori specificat. Cind testul a luat sfarsit, va fi afisat la consola un total cumulat al erorilor de citire/scriere si de pozitionare.

### Test imprimanta

Testul de imprimanta va verifica urmatoarele:

- 1) Fiecare caracter ASCII in fiecare pozitie posibila;
- 2) Scrierea cu litere mici si mari;
- 3) Executia comenzii "form feed".

Instructiuni de operare pentru testul de imprimanta

- 1) Pentru rularea programului "PRINTER" sub sistemul CP/M se va introduce de la tastatura cuvintul "PRINTER" dupa aparitia "prompt"-ului sistemului.
- 2) Pe display va aparea urmatorul mesaj:

Diagnostics I - Printer test

Copyright (c) 1985 - CUBZ A.P.M.E.

Enter line length of printer [1...132]

Se va specifica numarul de caractere ale unei linii pe care le accepta imprimanta.

- 3) Urmatoarea intrebare va fi:

Lower case too? [y/n]

la care se va raspunde cu "y", daca se doreste tiparirea si de caractere mici, in caz contrar cu "n".

- 4) Urmeaza specificarea numarului de repetitii:

Number of repetitions:

De obicei o data este suficient, dar anumite probleme necesita repetarea de mai multe ori a testului.

Din acest punct va incepe testul si nu va mai fi necesara nici o introducere de noi date.

Mesaje standard ale testului de imprimanta

Testul de imprimanta va genera un sir rotitor ("barber pole") adica fiecare caracter va fi tiparit in fiecare pozitie. Aceasta se realizeaza prin tiparirea unei linii de baza, prin rotirea cu un caracter si retiparirea liniei.

Numarul de linii tiparite este egal cu numarul de caractere, deci orice caracter va fi tiparit in orice pozitie.

Dupa aceasta etapa a testului, va fi executat un "form feed". Acest aspect este dependent de tipul de imprimanta utilizat. Anumite imprimante tin cont de numarul de linii tiparite si vor face "form feed" la inceputul paginii urmatoare, altele vor executa "form feed" dupa 66 de linii.

## 7. DESCRIEREA SI OPERAREA PROGRAMULUI

### DE EXPLOATARE FICTIVA

Programul "ANDURANT" ruleaza sub sistemul CP/M si executa urmatoarele actiuni:

- selectare module de test si optiuni;
- modul anduranta terminal;
- modul de anduranta disc;
- exersare imprimanta (impreuna cu disc).

Materiale necesare:

- 1 disc cu programul "ANDURANT"
- 2 discuri de manevra dubla densitate (orice informatie de pe aceste discuri va fi, cu mare probabilitate, distrusa!);
- hirtie de imprimanta.

Mod de operare

1) Se introduce in drive discul cu programul de anduranta si, dupa lansarea sistemului de operare, se tasteaza:

A>ANDURANT <CR>

2) Dupa aparitia cursorului, se introduc discurile de manevra in drive-uri si se apasa <CR>. Ecranul este sters si apare urmatorul meniu:

TEST ANDURANTA  
CUBZ A.P.M.E.

Alegeti din urmatoarele alternative:

- D - Test anduranta disc
- O - Optiuni
- T - Test anduranta terminal
- S - Start test

Operatorul trebuie sa selecteze modulul/modulele dorite apasind litera corespunzatoare. Literele modulelor selectate vor fi afisate pe video invers. Daca se selecteaza ambele module, acestea vor fi executate alternativ.

Daca se selecteaza "O - Optiuni", ecranul este sters si apare urmatorul text:

Optiuni

Unitatea A:?  
Unitatea B:?  
Dubla densitate?  
Numar repetitii disc:  
Numar repetitii ecran:  
Raport la imprimanta?

Disk: 1 Ecran: 5

La intrebarile cu "?" se raspunde prin "Y" sau "N", iar la celelalte printre-un numar intre 1 si 10 (valoarea implicita la <CR> este 1 pentru disc si 5 pentru ecran). Dupa citirea raspunsurilor se revine in meniul anterior. Numerele citite sunt afisate in acest meniu pe pozitiile "Disk:" si "Ecran:" si reprezinta numarul de repetitii in bucla de anduranta.

#### Executia programului

1) Modulul SCREEN (selectat cu T) verifica urmatoarele functii ecran:

- sterge ecran;
- traseaza si sterge vectori;
- afiseaza fiecare caracter ASCII in fiecare pozitie ecran atit in mod PAGE cit si in mod SCROLL;
- verifica pozitionarea pe ecran la toate pozitiile X,Y;
- verifica afisarea pe video invers;
- verifica stergerea pina la cap de linie;
- verifica tastatura prin afisarea pe un intreg ecran a caracterului tastat.

Programul poate fi abandonat prin apasarea simultana a tastelor CTRL si C in timpul sechentei de testat vectori.

2) modulul DISK, selectat cu D, efectueaza urmatoarele operatii:


- selectarea aleatoare a unui bloc CP/M;
- umplerea cu doua caractere (selectate aleator) si scrierea pe disc;
- citirea si compararea cu informatia scrisa;

## ANEXA I CONECTORII

## J1 CONECTOR MONITOR ( CONECTOR MOLEX 10 P. )

		Nr.	Pin	Semnal
10	*	10	10	DC. GND
9	*	9	9	+5V
8	*	8	8	-12V
7	*	7	7	+12V
6	*	6	6	INFO (CMPLX)
5	*	5	5	DC. GND
4	*	4	4	P.K.
3	*	3	3	-VSYNK
2	*	2	2	HSYNK
1	*	1	1	CH. GND

## J2 CONECTOR TASTATURA ( KBD )



Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	a1	+5V	5	b1	+5V
2	a2	+EXT CLK	6	b2	GND
3	a3	-KBCLK	7	b3	+KB DATA
4	a4	BREAK			

## J3 CONECTOR IMPRIMANTA SERIALA/PARALELA ( AUXILIARY )

13

\* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* 1

\* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* 25 14

Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	GND	14	14	-ARDY
2	2	TxDB	15	15	-BRDY
3	3	RxD	16	16	
4	4	-BSTD	17	17	
5	5		18	18	
6	6		19	19	
7	7	GND	20	20	-SYN CB
8	8	-ASTB	21	21	PD2
9	9	PDO	22	22	PD3
10	10	PD1	23	23	
11	11		24	24	PD7
12	12	PD4	25	25	PD6
13	13	PD5			

## J4 CONECTOR MODEM


13

\* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* 1

\* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* \* 25 14


Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	GND	14	14	
2	2	TxDA	15	15	RxC
3	3	RxDA	16	16	
4	4	RTSA	17	17	TxCA
5	5	CTSA	18	18	
6	6	DCDA	19	19	
7	7	GND	20	20	DTRA
8	8		21	21	
9	9	+12V	22	22	SYN CA
10	10	-12V	23	23	
11	11		24	24	
12	12		25	25	
13	13				

### J5 CONECTOR ALIMENTARE DISC ( DC )



Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	a1	COM	5	b1	COM
2	a2	GND	6	b2	GND
3	a3	+5V	7	b3	+5V
4	a4	+24V	8	b4	+24V

### J6 CONECTOR EXTENSIE DISC FLEXIBIL



Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	-CSFDK	6	6	-CSINCH
2	2	-MREQ	7	7	-12V
3	3	-CSGP	8	8	+12V
4	4	-CSDMA	9	9	-M1
5	5	+IEOSIO	10	10	+AEN

J7 CONECTOR EXTENSIE DISC FLEXIBIL

40 39.....

22 21

*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
1	2	.....																19	20	

Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	A10	21	21	-IORQ
2	2	A9	22	22	GND
3	3	A3	23	23	GND
4	4	A'7	24	24	GND
5	5	A6	25	25	-MMI
6	6	A5	26	26	D1
7	7	A4	27	27	D0
8	8	A3	28	28	D7
9	9	A2	29	29	D2
10	10	A1	30	30	D6
11	11	A0	31	31	D5
12	12	+5V	32	32	D3
13	13	+5V	33	33	D4
14	14	+5V	34	34	CLK
15	15	-INT	35	35	A15
16	16	-BUSRQ	36	36	A14
17	17	-WAIT	37	37	A13
18	18	-BUSAK	38	38	A12
19	19	-WR	39	39	A11
20	20	-RD	40	40	+RESET

J8 CONECTOR ALIMENTARE

Nr.	Pin	Semnal
1	1	
2	2	GND
3	3	GND
4	4	GND
5	5	-12V
6	6	+5V
7	7	+5V
8	8	P.K.
9	9	+12V
10	10	+24V

## J9, J10 CONECTOR EXTENSIE INTERFETE PARALELE

40 39.....

22 21

*	*	*	*	*	-	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*

1 2.....

19 20

Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	-CSGP	21	21	-IORQ
2	2	+IEOSIO	22	22	GND
3	3	-IOWR	23	23	GND
4	4	A7	24	24	GND
5	5	A6	25	25	-NMI
6	6	A5	26	26	D1
7	7	A4	27	27	D0
8	8	A3	28	28	D7
9	9	A2	29	29	D2
10	10	A1	30	30	D6
11	11	A0	31	31	D5
12	12	+5V	32	32	D3
13	13	+5V	33	33	D4
14	14	+5V	34	34	CLK
15	15	-INT	35	35	
16	16		36	36	+AEN
17	17	+HPDRQ	37	37	-MREQ
18	18	-HPDACK	38	38	-IORD
19	19	-WR	39	39	-H1
20	20	-RD	40	40	+RESET

## D CONECTOR CABLU PLAT DISC

2 4 6.....

50

1 3 5.....

49

Nr.	Pin	Semnal			
1	1	GND	2	2	LOW CURRENT
3	3	GND	4	4	MOFF 0
5	5	GND	6	6	MOFF 1
7	7	GND	8	8	MOFF 2
.	.	.	10	10	TWO SIDE
.	.	.	12	12	
			14	14	HEAD SEL
			16	16	
			18	18	HEAD LOAD
			20	20	INDEX
			22	22	READY
			24	24	MOFF3
			26	26	USEL0
			28	28	USEL1
			30	30	USEL2
			32	32	USEL3
			34	34	DIRECTION
			36	36	STEP
			38	38	WR. DATA
			40	40	WR. ENABLE
			42	42	TRACK0
			44	44	WR. PROT.
45	45	.	46	46	RD. DATA
47	47	GND	48	48	WR. FAULT
49	49	GND	50	50	FAULT RESET

**J11 CONECTOR INTERFATA PARALELA BIDIRECTIONALA**

13

\* \* \* \* \* \* \* \* \* \* \* \* \* \* \*

\* \* \* \* \* \* \* \* \* \* \* \* \* \*

25

1

14

Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	PB3	14	14	PB2
2	2	PB2	15	15	PB5
3	3	PB1	16	16	PB6
4	4	PB0	17	17	PB7
5	5	PA7	18	18	-PBSTB
6	6	PA6	19	19	-PBRDY
7	7	PA5	20	20	-PARDY
8	8	PA4	21	21	-PASTB
9	9	PA3	22	22	NFEED
10	10	PA2	23	23	GND
11	11	PA1	24	24	GND
12	12	PA0	25	25	GND
13	13	CH.GND			

**J12 CONECTOR INTERFATA IEC625 ( IEEE 488 )**

13

\* \* \* \* \* \* \* \* \* \* \* \* \* \*

\* \* \* \* \* \* \* \* \* \* \* \* \*

25

1

14

Nr.	Pin	Semnal	Nr.	Pin	Semnal
1	1	DI01	14	14	DI05
2	2	DI02	15	15	DI06
3	3	DI03	16	16	DI07
4	4	DI04	17	17	DI08
5	5	REN	18	18	GND
6	6	EOI	19	19	"
7	7	DAV	20	20	"
8	8	NRFD	.	.	.
9	9	NDAC	.	.	.
10	10	IFC	.	.	.
11	11	SRQ	.	.	.
12	12	ATN	25	25	GND
13	13	CH.GND			



A N E X A    II.     SCHEME LOGICE



TABEL DE COMPONENTA

Poz	Simbol	Denumire	Cod	Cant	Observatii
1		Circuit imprimat DCZ	869150201	1	
2	U6.4	C.I. I 8272 (D765AC)	670120092	1	Import
3	U3.3	C.I. I 8257 (KR580IK57)	670120014	1	"
4	U3.7	C.I. 74LS00 (K555LA3)	670123000	1	"
5	U2.6, U5.7, U4.1	C.I. 74LS04 (K555LN1)	670123004	3	"
6	U3.6	C.I. 74LS03 (K555LI1)	670123008	1	"
7	U8.7	C.I. 74S08 (K531LI1P)	670122008	1	"
8	U8.5	C.I. 74LS14 (K555TL2)	670123014	1	"
9	U4.4	C.I. 74LS32 (K555LL1)	670123032	1	"
10	U4.6, U5.6, U6.6	C.I. 74LS74 (KM555TM2)	670123074	3	"
11	U9.5, U9.6	C.I. 74S74 (K531TM2P)	670122074	2	"
12	U1.5	C.I. 74LS75 (KM555TM7)	670123075	1	"
13	U7.6	C.I. 74LS123 (K555AG3)	670123123	1	"
14	U9.2	C.I. 74S124 (K531GG1P)	670122124	1	"
15	U3.4	C.I. 74LS125 (K555LP8)	670123125	1	"
16	U8.6	C.I. 74S37 (K531LA12P)	670122037	1	"
17	U1.4, U0.5	C.I. 7438 (K155LA13)	670117038	2	"
18	U6.7	C.I. 74LS157 (K555KP16)	670123157	1	"
19	U1.3	C.I. 74LS158	670123158	1	"
20	U9.4	C.I. 74LS153 (K555KP2)	670123153	1	"
21	U2.7	C.I. 74LS163	670123163	1	"
22	U9.3, U7.7	C.I. 74LS193 (K555IE7)	670123193	2	"
23	U6.2	C.I. 74LS373 (K555IR22)	670123373	1	"
24	U3.1	C.I. 74LS174 (K555TM9)	670123174	1	"
25	U9.7	Linie intirziere 60Z112	869508300	1	Tara
26	U8.3	C.I. CDB 406 E	668942406	1	"
I.C.E. F E L I X - A.P.M.E.		URC	UFP 869.150.200		
Denumire:		Cod:	Indice:	Fila:	
DISK CONTROLLER CUB-Z		869.150.200	O:A	1/3	

TABEL DE COMPONENTA

Poz	Simbol	Denumire	Cod	Cant	Observatii
27	U7.1	C.I. bA 741 J	668945741	1	"
28	Q1	Cuart 8 MHz	670200016	1	"
29	T1	Tranz. BC 109 C	668744021	1	"
30	D1-D3	Dioda 1N4148	668131004	3	"
31	DZ1	Dioda Zener PL 6V2	668740010	1	"
32	DZ2	Dioda Zener PL 5V6	668740137	1	"
33	RZ1	Retea rez. 8x220 ohmi	670638014	1	"
34	RZ2	Retea rez. 8x330 ohmi	670638015	1	"
35	R9	Rez.RPM3050 100 ohmi 5%	668777101	1	"
36	R3	Rez.RPM3050 150 ohmi 5%	668777151	1	"
37	R1	Rez.RPM3050 330 ohmi 5%	668777331	1	"
38	R17-R23	Rez.RPM3050 1 K 5%	668777102	7	"
39	R11	Rez.RPM3050 1 K 1%	668775301	1	"
40	R5,R7	Rez.RPM3050 1.1 K 1%	668775305	2	"
41	R8	Rez.RPM3050 1.2 K 5%	668777122	1	"
42	R2,R14,R15	Rez.RPM3050 2.2 K 5%	668777222	3	"
43	R13,R16	Rez.RPM3050 3.4 K 1%	668775352	2	"
44	R10	Rez.RPM3050 4.32 K 1%	668775362	1	"
45	R12	Rez.RPM3050 6.2 K 5%	668777622	1	"
46	R4,R6	Rez.RPM3050 10 K 1%	668775401	2	"
47	Pot.	Potentiometru P41500 10 K	670798103	1	"
48	C1	Cond.MC3222 150 pF/50V	670705151	1	"
49	C2	Cond. MC3223 1 nF/50V 10%	670702102	1	"
50	C3,C4	Cond. MC3223 1.2 nF/50V 2%	670705122	2	Tara
51	C5,C6	Cond. MZ3223 47 nF/50V 5%	670698473	2	"
I.C.E. F E L I X - A.P.M.E.   URC   UFP 869.150.200					
Denumire:		Cod:	Indice:	Fila:	
DISK CONTROLLER CUB-Z		869.150.200	0:A	2/3	

TABEL DE COMPONENTA

Poz	Simbol	Denumire	Cod	Cant	Observatii
152	O7-C22	Cond.MZ3224 150 nF 20%	{6706921541	16	"
153	C23-C31	Cond.CTSP 1.5 uF/25V	{6685921551	9	"
154	D	Coneector cablu plat 50 pini 90 grade tata	{6702930111 (100137)	1	"
155	J6	Coneector circuit 2x5 pini mama	{6702930241 (201564)	1	"
156	J7	Coneector circuit 2x20 pini mama	{6702930261 (201567)	1	"
157	J9	Coneector circuit 2x20 pini tata	{6702930251 (201563)	1	"
I.C.E. F E L I X - A.P.M.E.   URC   UFP 869.150.200					
Denumire:   Cod:   Indice:   Fila: DISK CONTROLLER CUB-Z   869.150.200   0:A   3/3					

## TABEL DE COMPONENTA

Poz	Simbol	Denumire	Cod	Cant	Observatii
1		Circuit imprimat MBZ	869150101	1	
2	U 4.2	C.I. Z80 CPU (U880)	670120064	1	Import
3	U 2.7	C.I. Z80 CTC (U857)	670120144	1	"
4	U 2.2	C.I. Z80 SIO/A (U8560)	670120143	1	"
5	U 2.5	C.I. Z80 PIO (U855)	670120065	1	"
6	U9.2-U16.2	C.I. 4164 (K565RU5G)	670105081	8	"
7	U9.4-U16.4	C.I. 4116 (K565RU3)	670105058	8	"
8	U 13.6	C.I. 74LS02 (K555LE1)	670123002	1	"
9	U14.1,U3.1 U7.8,U9.5 U1.8	C.I. 74LS04 (K555LN1)	670123004	5	"
10	U7.2,U7.4, U6.2,	C.I. I2716 (K573RF2)	670105031	3	"
11	U14.6,U11.1	C.I. 74LS08 (K555LI1)	670123008	2	"
12	U 10.6	C.I. 74LS10 (K555LA4)	670123010	1	"
13	U 8.8	C.I. 74LS11 (K555LI3)	670123011	1	"
14	U 14.7	C.I. 7414	670117014	1	"
15	U10.1,U7.7	C.I. 74LS20 (K555LA1)	670123020	2	"
16	U16.1,U7.1, U11.6	C.I. 74LS32 (K555LL1)	670123032	3	"
17	U13.1,U2.1, U11.7,U13.7	C.I. 74LS74 (KM555TM2)	670123074	4	"
18	U1.7	C.I. 74LS93 (K555IE5)	670123093	1	"
19	U 1.1	C.I. 74LS123 (K555AG3)	670123123	1	"
20	U9.1,U6.1	C.I. 74LS138 (K555ID7)	670123138	2	"
21	U 8.1	C.I. 74LS139	670123139	1	"
22	U 8.2,U 8.3	C.I. 74LS157 (K555KP16)	670123157	2	"
23	U6.5,U6.6, U6.7,U6.8	C.I. 74LS153 (K555KP2)	670123153	4	"
24	U5.4, U5.5, U5.6, U5.7, U5.8, U8.5, U8.6, U8.7	C.I. 74LS161 (K555IE10)	670123161	8	"
25	U 16.6	C.I. 74LS165 (K555IR9)	670123165	1	"
26	U 1.5	C.I. 74LS245 (K555AP6)	670123245	1	"
27	U16.5,U4.4	C.I. 74LS373 (K555IR22)	670123373	2	"
I.C.E.	F E L I X - A.P.M.E.	URC	UFP 869.150.100		
Denumire:		Cod:		Indice:	Fila:
MAIN BOARD CUB-Z		869 150 100		0:A	1/3

## TABEL DE COMPONENTA

Poz	Simbol	Denumire	Cod	Cant	Observatii
28	U 10.7	C.I. 74LS132 (K555TL3)	670123132	1	Import
29	U4.7, U 9.7	C.I. 82S129 (74S287)	670122287	2	"
30	U 1.3	C.I. ROB 1488	668212004	1	Tara
31	U1.2, U1.4	C.I. ROB 1489	668212005	2	"
32	U 1.6	C.I. CDB 406 E	668942406	1	"
33	R48-R68	Rez.RPM3050 33 ohmi 5%	668777330	21	"
34	R20	Rez.RPM3050 68 ohmi 5%	668777680	1	"
35	R17	Rez.RPM3050 75 ohmi 5%	668777750	1	"
36	R10	Rez.RPM3050 100 ohmi 5%	668777101	1	"
37	R11, R12, R13	Rez.RPM3050 240 ohmi 5%	668777241	3	"
38	R1	Rez.RPM3050 330 ohmi 5%	668777331	1	"
39	R14	Rez.RPM3050 470 ohmi 5%	668777471	1	"
40	R21-R46	Rez.RPM3050 1 K 5%	668777102	26	"
41	R2, R3, R4, R5	Rez.RPM3050 3.3 K 5%	668777332	4	"
42	R18, R19	Rez.RPM3050 5.1 K 5%	668777512	2	"
43	R7, R8, R9	Rez.RPM3050 22 K 5%	668777223	3	"
44	R6	Rez.RPM3050 1 M 5%	668777105	1	"
45	Q1, Q2	Cuart 10 MHz	670200005	2	"
46	Q3	Cuart 9,83 MHz	670200019	1	"
47	T1	Tranzistor BD 135	668932001	1	"
48	T2	Tranzistor BC 109	668744021	1	"
49	T3	Tranzistor 2N2369A	668936013	1	"
50	D1	Dioda 1N4148	668131004	1	"
51	D2	Dioda Zener DZ 3V9	668740148	1	"
52	D3	Dioda Zener DZ 5V1	668740140	1	"
53	C6	Cond. MC 3232 180 pF	670716181	1	"
54	C1, C2, C3	Cond. MC3223 1nF/50V 10%	670702102	3	Tara
55	C4, C7	Cond. MZ3222 10nF/50V 10%	670697103	2	"
56	C8-C41	Cond. MZ3224 150nF/50V 20%	670692154	34	"
I.C.E. F E L I X - A.P.M.E.   URC   UFP 869.150.100					
Denumire:		Cod:	Indice:	Fila:	
MAIN BOARD CUB-Z		869 150 100	0:A	2/3	

TABEL DE COMPONENTA


Poz	Simbol	Denumire	Cod	Cant	Observatii
57	042-057	Cond. CTSP 1.5uF/25V	6685921551	16	"
58	05	Cond. CTSP 10uF/16V	6685901061	1	"
59	BELL	Rezonator acustic	670262001	1	"
60	J2,J5	Coneector SUMTNI 4 contacte priza	670293027 (201002A)	2	"
61	J3,J4	Coneector RACK 25 pini 90 grade mama	670330925 P(200356)	2	"
62	J6	Coneector circuit 2x5 pini tata	670293023 (201560)	1	"
63	J7	Coneector circuit 2x20 pini tata	670293025 (201563)	1	"
64	J1,J8	Coneector MOLEX 10 pini tata	670273010 (201652)	2	"
65		Barete C.I. 12 pini		6	"
66		Interrupator cu lamela poenitoare	670344016 (220023)	1	"
67		Brose	931085000	30	"
68		Surub M3x3	906054308	8	"
69		Piulita M3	906060300	14	"
70		Saiba izolatoare	8691500521	12	"
71		Distantier special	869150051	4	"
72		Surub M2.5x3	906054108	2	"
I.C.E. F E L I X - A.P.M.E.		URC	UFP 369.150.100		
Denumire:		Cod:	Indice:	Fila:	
MAIN BOARD CUB-Z		869 150 100	O:A	3/3	

TABEL DE COMPONENTA


Poz	Simbol	Denumire	Cod	Cant	Observatii
1		Circuit imprimat GPZ	869150701	1	
2	U3.1	C.I. I 8291	670120049	1	Import
3	U3.3	C.I. I 8292	670120050	1	"
4	U1.2, U1.3	C.I. I 8293	670120157	2	"
5	U5.1, U5.2	C.I. I 8216	670120011	2	"
6	U3.6	C.I. Z80 PIO (U885)	670120065	1	"
7	U1.5, U1.6	C.I. 74LS245 (K555AP6)	670123245	2	"
8	U4.7	C.I. 74LS123 (K555AG3)	670123123	1	"
9	U5.3	C.I. 74LS08 (K555LI1)	670123008	1	"
10	U5.4	C.I. 74LS138 (K555ID7)	670123138	1	"
11	U5.5	C.I. 74LS04 (K555LN1)	670123004	1	"
12	U4.4, U4.6	C.I. 74LS125 (K555LP8)	670123125	2	"
13	U4.5	C.I. 74LS05	670123005	1	"
14	U5.6	C.I. 74LS175 (K555TM8)	670123175	1	"
15	U2.7	C.I. CDB 406 E	668942406	1	Tara
16	RZ1, RZ3	Retea rez. RR026 8x3K	670638031	2	"
17	RZ2, RZ4	Retea rez. RR027 8x6.2K	670638032	2	"
18	R1-R6	Rez. RPM3050 1K 5%	668777102	6	"
19	R7	Rez. RPM3050 10K 5%	668777103	1	"
20	R8	Rez. RPM3050 15K 5%	668777153	1	"
21	C1	Cond. MZ3233 10 nF	670691103	1	"
22	C2	Cond. MZ3233 4.7 nF	670691472	1	"
23	C3-C12	Cond. MZ3224 150nF/50V	670692154	10	"
24	C13-C19	Cond. CTSP 1.5uF/25V	668592155	7	"
25	J9	Conektor circuit 2x20 pini mama	670293026 (201567)	1	"
26	J12	Conektor RACK 25 pini 90 grade tata	670330925 P(200849)	1	"
27	J11	Conektor RACK 25 pini 90 grade mama	670330925 P(200856)	1	"
I.C.E. F E L I X - A.P.M.E.   URC				UFP 869.150.700	
Denumire: GENERAL PURPOSE INTERFACE A		Cod: 869 150 700	Indice: 0:A	Fila:	1/1

TABEL DE COMPONENTA


Poz	Simbol	Denumire	Cod	Cant	Observatii
1		Circuit imprimat GPZ	869150701	1	
2	U5.1, U5.2	C.I. I 8216	670120011	2	"
3	U3.6	C.I. Z80 PIO (U885)	670120065	1	"
4	U1.5, U1.6	C.I. 74LS245 (K555AP6)	670123245	2	"
5	U4.7	C.I. 74LS123 (K555AG3)	670123123	1	"
6	U5.3	C.I. 74LS08 (K555LI1)	670123008	1	"
7	U5.4	C.I. 74LS138 (K555ID7)	670123138	1	"
8	U5.5	C.I. 74LS04 (K555LN1)	670123004	1	"
9	U4.6	C.I. 74LS125 (K555LP8)	670123125	1	"
10	U5.6	C.I. 74LS175 (K555TM8)	670123175	1	"
11	U2.7	C.I. CDB 406 E	668942406	1	Tara
12	R1-R6	Rez. RPM3050 1K 5%	668777102	6	"
13	R7	Rez. RPM3050 10K 5%	668777103	1	"
14	R8	Rez. RPM3050 15K 5%	668777153	1	"
15	C1	Cond. MZ3233 10 nF	670691103	1	"
16	C2	Cond. MZ3233 4.7 nF	670691472	1	"
17	C3-C12	Cond. MZ3224 150nF /50V	670692154	10	"
18	C13-C19	Cond. CTSP 1.5uF /25V	668592155	7	"
19	J9	Conector circuit 2x20 pini mama	670293026 (201567)	1	"
20	J11	Conector RACK 25 pini 90 grade mama	670330925 P(200856)	1	"
<hr/>					
I.C.E. F E L I X - A.P.M.E.   URC   UFP 869.150.750					
<hr/>					
Denumire:		Cod:	Indice:	Fila:	
GENERAL PURPOSE INTERFACE B		869 150 750	O:A	1/1	
<hr/>					




	Rev	MBZ LAYOUT	
			Sheet 1 of 1




MAIN BOARD		URC 85.01
Rev.	CPU	
		Sheet 1 of 16



MAIN BOARD			URC 85.01
	Rev.	I/O DECOOER	
			Sheet 2 of 16




MAIN BOARD		URC 85.01
Rev.	RAM	
		Sheet 3 of 16




MAIN BOARD		URC 85.01
	Rev.	EPROM


Q3 9.83 MHZ





MAIN BOARD		URC 85.01
Rev.	TIMER	
		Sheet 5 of 16




MAIN BOARD			URC 85.01
	Rev.	SERIAL I/O	
			Sheet 6 of 16






MAIN BOARD		URC 85.01
Rev.	HORIZONTAL SYNC	
		Sheet 8 of 16



MAIN BOARD		URC 05.01
Rev.	VERTICAL SYNC	
		sheet 9 of 16

9 + HLOAD



2 - SCROLL

U95


LS04

10

U4.4

DO4  
DO5  
DO6  
DO7


LS373



8 P2

13 - VMRAS

1 A1  
1 A8  
10 MV1  
8 H8  
1 A2  
1 A9  
10 MV2  
8 H9




MAφ

12

MA1

12




MA2

12

MA3

12




MA4

12

MA5

12

1 A5  
1 A12  
10 MV5  
8 H4  
1 A6  
1 A13  
10 MV6  
8 H5



MA6

12


1 A7  
1 A0  
10 MV7  
8 MV0

LS153



	Rev.	VIDEO RAM MUX	URC 85.01
			Sheet 11 of 16

+12V (SDU + 5V ptr. memorii 2118)

78/9




78/5




4116 (2118)

78/6,7,8



78/23,1

		URC 85.01
	Rev.	VIDEO RAM
		Sheet 12 of 16




	Rev.	VIDEO CONTROL	URC 85.01
			Sheet 13 of 16

13 + LD

13 = VMRD

DQ<sub>4</sub>-7



DQ<sub>4</sub>-7

+ CLK

8 + HDEN  
9 + VDEN  
P0  
P1  
P2



8 - CLK

7 - TVOFF

8 + HSYNC  
9 - VSYNC

5 U10.6 6


7486




not used


URC 85.01

	Rev.	TV DRIVER	
			Sheet 14 of 16




		URC 85.01
	Rev.	SWITCHES
		Sheet 15 of 16






CUB-Z DISK CONTROLLER URC 85-02

Rev.	DCZ LAYOUT
	Fila 1 din 1




CUB-Z DISK CONTROLLER		URC 85.02
	Rev.	FDK CONTROLLER
		Fila 1 din 5




CUB-Z DISK CONTROLLER



	Rev.	DMA	URC 85.02
			-
			Fila 2 din 5



CUB-Z DISK CONTROLLER		URC 8502
Rev.	Moff option	Fila 3 dim 5


3 - 8 INCH





CUB-Z DISK CONTROLLER URC 8502

	Rev.	PLL
--	------	-----



CUB-Z GENERAL PORTS

	Rev.	GPZ LAYOUT	URC 85.03
			Fila 1 din 1

IEOSIO

J9/2

D0 19  
J9/27 D1 20  
J9/26 D2 1  
J9/29 D2 2  
J9/32 D3 40  
J9/33 D4 39  
J9/35 D5 38  
J9/31 D6 3  
J9/30 D7 2  
J9/28

24 23

iEI INT  
A0 14  
A1 13  
A2 12  
A3 10  
A4 9  
A5 8  
A6 7  
A7

19 -DE  
A7 B7 11  
A6 B6 12  
A5 B5 13  
A4 B4 14  
A5 B3 15  
A2 B2 16  
A1 B1 17  
A0 B0 18  
S/R


U1.5

PA0 JH/12  
PA1 JH/11  
PA2 JH/10  
PA3 JH/9  
PA4 JH/8  
PA5 JH/7  
PA6 JH/6  
PA7 JH/5

M1 37  
-M1  
-IORQ 36  
-IORQ  
J9/21  
-RD 35  
-RD  
J9/20  
-CSGP4  
-CE  
J9/1  
A0 5 C/D  
J9/11  
A1 6 B/A  
J9/10  
∅ 25  
J9/34 +5V

U3.6

-ASTB



-PARDY JH/20

PASTB JH/21

R 26  
H  
BRDY - BSTB

B0 27  
B1 28  
B2 29  
B3 30  
B4 31  
B5 32  
B6 33  
B7 34  
B0

19 -DE  
A7 B7 11  
A6 B6 12  
A5 B5 13  
A4 B4 14  
A3 B3 15  
A2 B2 16  
A1 B1 17  
A0 B0 18  
S/R

PBO JH/4  
PB1 JH/3  
PB2 JH/2  
PB3 JH/1  
PB4 JH/14  
PB5 JH/15  
PB6 JH/16  
PB7 JH/17

BRDY - BSTB

Z80 PIO

RESET 5

U5.5

06

LS04

-MR Q0 2  
D1 4  
D0 5  
D1 12  
D2 12  
U5.6  
CP 6  
-Q0 11  
-Q2 11  
LS175

LS04

D1 4  
D0 5  
D1 12  
D2 12  
U5.6  
CP 6  
-Q0 11  
-Q2 11  
LS175

J9/32

CSDIR


U5.5

09

LS04

3

LS175



I/5A

NFEED JH/12

PBRDY JH/19

-PBSTB JH/18

CH GND JH/13

JH/25

JH/24

JH/23

SYC

2

-RESET 2

## CUB-Z GENERAL PORTS


	Rev.	PARALLEL PORTS	URC 85-03
			Fila 1 din 3

+ RINT 3


-HPOACK

J9/18

11 7 6




I8291





I8292

1 SYC



I8293

-IBFI  
OBFI  
SPI  
TCI



R1.1K

+5V



CUB-Z GENERAL PORTS

URC 85.03

Rev. IEEE 488

Fila 2 din 3

AEN  
J9/36




CUB-Z GENERAL PORTS			URC 85.03
	Rev.	I/O DECODER	
Fila 3 din 3.			

SET UP 837		STATUS 80		CTRL		CAPS LOCK		TAB		ESC 18		SHIFT		LF		SP		
W	K	W	A1	V	A2	20	A3	21	AM	22	A5	23	AC	24	AT	25	AB	
X	K0	F	A2	V1	F	A3	F	AK	AM	AS	F	AT	AC	AA	AB	AB	AC	
Z	K0	F	A1	V1	F	A2	F	AK	AM	AS	F	AT	AC	AA	AB	AB	AC	
0	K0	F	2	N1	3	K2	4	A3	F	5	N4	F	6	K5	7	AC	F	AB
1	K0	F	1	N0	2	N1	3	K2	4	A3	F	5	N4	F	6	AT	AC	AB
2	K0	F	2	N1	3	K2	4	A3	F	5	N4	F	6	K5	7	AT	AC	AB
3	K0	F	3	N2	4	N3	5	K4	6	A5	F	7	N6	F	8	AT	AC	AB
4	K0	F	4	N3	5	N4	6	K5	7	A6	F	8	N7	F	9	AT	AC	AB
5	K0	F	5	N4	6	N5	7	K6	8	A7	F	9	N8	F	10	AT	AC	AB
6	K0	F	6	N5	7	N6	8	K7	9	A8	F	10	N9	F	11	AT	AC	AB
7	K0	F	7	N6	8	N7	9	K8	0	A9	F	11	N10	F	12	AT	AC	AB
8	K0	F	8	N7	9	N8	0	K9	1	A10	F	12	N11	F	13	AT	AC	AB
9	K0	F	9	N8	0	N9	1	K10	2	A11	F	13	N12	F	14	AT	AC	AB
0	K0	F	0	N9	1	N10	2	K11	3	A12	F	14	N13	F	15	AT	AC	AB
1	K0	F	1	N10	2	N11	3	K12	4	A13	F	15	N14	F	16	AT	AC	AB
2	K0	F	2	N11	3	N12	4	K13	5	A14	F	16	N15	F	17	AT	AC	AB
3	K0	F	3	N12	4	N13	5	K14	6	A15	F	17	N16	F	18	AT	AC	AB
4	K0	F	4	N13	5	N14	6	K15	7	A16	F	18	N17	F	19	AT	AC	AB
5	K0	F	5	N14	6	N15	7	K16	8	A17	F	19	N18	F	20	AT	AC	AB
6	K0	F	6	N15	7	N16	8	K17	9	A18	F	20	N19	F	21	AT	AC	AB
7	K0	F	7	N16	8	N17	9	K18	0	A19	F	21	N20	F	22	AT	AC	AB
8	K0	F	8	N17	9	N18	0	K19	1	A20	F	22	N21	F	23	AT	AC	AB
9	K0	F	9	N18	0	N19	1	K20	2	A21	F	23	N22	F	24	AT	AC	AB
0	K0	F	0	N19	1	N20	2	K21	3	A22	F	24	N23	F	25	AT	AC	AB
1	K0	F	1	N20	2	N21	3	K22	4	A23	F	25	N24	F	26	AT	AC	AB
2	K0	F	2	N21	3	N22	4	K23	5	A24	F	26	N25	F	27	AT	AC	AB
3	K0	F	3	N22	4	N23	5	K24	6	A25	F	27	N26	F	28	AT	AC	AB
4	K0	F	4	N23	5	N24	6	K25	7	A26	F	28	N27	F	29	AT	AC	AB
5	K0	F	5	N24	6	N25	7	K26	8	A27	F	29	N28	F	30	AT	AC	AB
6	K0	F	6	N25	7	N26	8	K27	9	A28	F	30	N29	F	31	AT	AC	AB
7	K0	F	7	N26	8	N27	9	K28	0	A29	F	31	N30	F	32	AT	AC	AB
8	K0	F	8	N27	9	N28	0	K29	1	A30	F	32	N31	F	33	AT	AC	AB
9	K0	F	9	N28	0	N29	1	K30	2	A31	F	33	N32	F	34	AT	AC	AB
0	K0	F	0	N29	1	N30	2	K31	3	A32	F	34	N33	F	35	AT	AC	AB
1	K0	F	1	N30	2	N31	3	K32	4	A33	F	35	N34	F	36	AT	AC	AB
2	K0	F	2	N31	3	N32	4	K33	5	A34	F	36	N35	F	37	AT	AC	AB
3	K0	F	3	N32	4	N33	5	K34	6	A35	F	37	N36	F	38	AT	AC	AB
4	K0	F	4	N33	5	N34	6	K35	7	A36	F	38	N37	F	39	AT	AC	AB
5	K0	F	5	N34	6	N35	7	K36	8	A37	F	39	N38	F	40	AT	AC	AB
6	K0	F	6	N35	7	N36	8	K37	9	A38	F	40	N39	F	41	AT	AC	AB
7	K0	F	7	N36	8	N37	9	K38	0	A39	F	41	N40	F	42	AT	AC	AB
8	K0	F	8	N37	9	N38	0	K39	1	A40	F	42	N41	F	43	AT	AC	AB
9	K0	F	9	N38	0	N39	1	K40	2	A41	F	43	N42	F	44	AT	AC	AB
0	K0	F	0	N39	1	N40	2	K41	3	A42	F	44	N43	F	45	AT	AC	AB
1	K0	F	1	N40	2	N41	3	K42	4	A43	F	45	N44	F	46	AT	AC	AB
2	K0	F	2	N41	3	N42	4	K43	5	A44	F	46	N45	F	47	AT	AC	AB
3	K0	F	3	N42	4	N43	5	K44	6	A45	F	47	N46	F	48	AT	AC	AB
4	K0	F	4	N43	5	N44	6	K45	7	A46	F	48	N47	F	49	AT	AC	AB
5	K0	F	5	N44	6	N45	7	K46	8	A47	F	49	N48	F	50	AT	AC	AB
6	K0	F	6	N45	7	N46	8	K47	9	A48	F	50	N49	F	51	AT	AC	AB
7	K0	F	7	N46	8	N47	9	K48	0	A49	F	51	N50	F	52	AT	AC	AB
8	K0	F	8	N47	9	N48	0	K49	1	A50	F	52	N51	F	53	AT	AC	AB
9	K0	F	9	N48	0	N49	1	K50	2	A51	F	53	N52	F	54	AT	AC	AB
0	K0	F	0	N49	1	N50	2	K51	3	A52	F	54	N53	F	55	AT	AC	AB
1	K0	F	1	N50	2	N51	3	K52	4	A53	F	55	N54	F	56	AT	AC	AB
2	K0	F	2	N51	3	N52	4	K53	5	A54	F	56	N55	F	57	AT	AC	AB
3	K0	F	3	N52	4	N53	5	K54	6	A55	F	57	N56	F	58	AT	AC	AB
4	K0	F	4	N53	5	N54	6	K55	7	A56	F	58	N57	F	59	AT	AC	AB
5	K0	F	5	N54	6	N55	7	K56	8	A57	F	59	N58	F	60	AT	AC	AB
6	K0	F	6	N55	7	N56	8	K57	9	A58	F	60	N59	F	61	AT	AC	AB
7	K0	F	7	N56	8	N57	9	K58	0	A59	F	61	N60	F	62	AT	AC	AB
8	K0	F	8	N57	9	N58	0	K59	1	A60	F	62	N61	F	63	AT	AC	AB
9	K0	F	9	N58	0	N59	1	K60	2	A61	F	63	N62	F	64	AT	AC	AB
0	K0	F	0	N59	1	N60	2	K61	3	A62	F	64	N63	F	65	AT	AC	AB
1	K0	F	1	N60	2	N61	3	K62	4	A63	F	65	N64	F	66	AT	AC	AB
2	K0	F	2	N61	3	N62	4	K63	5	A64	F	66	N65	F	67	AT	AC	AB
3	K0	F	3	N62	4	N63	5	K64	6	A65	F	67	N66	F	68	AT	AC	AB
4	K0	F	4	N63	5	N64	6	K65	7	A66	F	68	N67	F	69	AT	AC	AB
5	K0	F	5	N64	6	N65	7	K66	8	A67	F	69	N68	F	70	AT	AC	AB
6	K0	F	6	N65	7	N66	8	K67	9	A68	F	70	N69	F	71	AT	AC	AB
7	K0	F	7	N66	8	N67	9	K68	0	A69	F	71	N70	F	72	AT	AC	AB
8	K0	F	8	N67	9	N68	0	K69	1	A70	F	72	N71	F	73	AT	AC	AB
9	K0	F	9	N68	0	N69	1	K70	2	A71	F	73	N72	F	74	AT	AC	AB
0	K0	F	0	N69	1	N70	2	K71	3	A72	F	74	N73	F	75	AT	AC	AB
1	K0	F	1	N70	2	N71	3	K72	4	A73	F	75	N74	F	76	AT	AC	AB
2	K0	F	2	N71	3	N72	4	K73	5	A74	F	76	N75	F	77	AT	AC	AB
3	K0	F	3	N72	4	N73	5	K74	6	A75	F	77	N76	F	78	AT	AC	AB
4	K0	F	4	N73	5	N74	6	K75	7	A76	F	78	N77	F	79	AT	AC	AB
5	K0	F	5	N74	6	N75	7	K76	8	A77	F	79	N78	F	80	AT	AC	AB
6	K0	F	6	N75	7	N76	8	K77	9	A78	F	80	N79	F	81	AT	AC	AB
7	K0	F	7	N76	8	N77	9	K78	0	A79	F	81	N80	F	82	AT	AC	AB
8	K0	F	8	N77	9	N78	0	K79	1	A80	F	82	N81	F	83	AT	AC	AB
9	K0	F	9	N78	0	N79	1	K80	2	A81	F	83	N82	F	84	AT	AC	AB
0	K0	F	0	N79	1	N80	2	K81	3	A82	F	84	N83	F	85	AT	AC	AB
1	K0	F	1	N80	2	N81	3	K82	4	A83	F	85	N84	F	86	AT	AC	AB
2	K0	F	2	N81	3	N82	4	K83	5	A84	F	86	N85	F	87	AT	AC	AB
3	K0	F	3	N82	4	N83	5	K84	6	A85	F	87	N86	F	88	AT	AC	AB
4	K0	F	4	N83	5	N84	6	K85	7	A86	F	88	N87	F	89	AT	AC	AB
5	K0	F	5	N84	6	N85	7	K86	8	A87	F	89	N88	F	90	AT	AC	AB
6	K0	F	6	N85	7	N86	8	K87	9	A88	F	90	N89	F	91	AT	AC	AB
7	K0	F	7	N86	8	N87	9	K88	0	A89	F	91	N90	F	92	AT	AC	AB
8	K0	F	8	N87	9	N88	0	K89	1	A90	F	92	N91	F	93	AT	AC	AB
9	K0	F	9	N88	0	N89	1	K90	2	A91	F	93	N92	F	94	AT	AC	AB
0	K0	F	0	N89	1	N90	2	K91	3	A92	F	94	N93	F	95	AT	AC	AB
1	K0	F	1	N90	2	N91	3	K92	4	A93	F	95	N94	F	96	AT	AC	AB
2	K0	F	2	N91	3	N92	4	K93	5	A94	F	96	N95	F	97	AT	AC	AB
3	K0	F	3	N92	4	N93	5	K94	6	A95	F	97	N96	F	98	AT	AC	AB
4	K0	F	4	N93	5	N94	6	K95	7	A96	F	98</td						


KEYBOARD CODES





5.6 A / 19W

SU169  
Semiconductoare  
pentru motor, 10 A/6

100 + 100  $\mu$ F / 380V  
(Acumulator, împreună cu  
8 + 300K.

2x 14.00 V

Se montează pe placă SMD X)


C2451 / 200V  
C2451 / 200V

LF

Motor toro  
2 poli

CS180  
2KV


CS180  
2KV



Pe fundalul cutiei se montează o folie  
de izolație co-izolator  
cu doar 600µF se montează la  
motor. Înainte pe motor.

3) montare cu roatoarele  
fixate pe placă.  
+ 1500µF 10V  
+ 1500µF 10V  
+ 1500µF 10V  
+ 1500µF 10V  
PN3


CUB 2 SURSA DE ALIMENTARE  
I.C.E A TO PUN IMPRESIONARE  
M.E 069.150 405(30) COMPONENTE



NOTA:


Statorul se monteaza primete cu excepția BC1  
BC1 - e fir de 300TIL 7x0.2 mm, lungimea de 0,6 m, ce  
montez pe numai două feromagnetic suport, având  
circumferința de comandă și control pe pinii P1 și P2  
împreună într-o poziție centrală.

CUB și SURJU de dimensiune  
I.C.E. A.B plană imprimată  
M.E. 869 150 425



PLACĂ SM2F - 869150422


SWITCH MULTIPLE POWER SUPPLY SM2 URC 8504		
	Rev.	Block diagram
		Fila 1 din 6




Nr. crt.	Pozitie pe placă SM2F - 869.150.420	Culcare fir	Semnal	Conector ML1	Conector ML2 poz. Molex fisi
1	GND	alb	GND	2	3,4
2	-12V	galben	-12V	-	5
3	5V	maro	5V	-	6
4	12V	verde	12V	-	9
5	24V	port.	24V	-	10
6	15V	rosu		1	-

10	Ansamblu cablu	869.150.498	1	buc.		
9	Fire litate izolate	869.150.337	1	buc.	TCLY 19x0,2	port. 350mm.
8	Fire litate izolate	902.466.227	1	buc.	TCLY 19x0,2	rosu 460mm.
7	Fire litate izolate	902.466.557	1	buc.	TCLY 19x0,2	verde 335mm.
6	Fire litate izolate	902.466.117	1	buc.	TCLY 19x0,2	maro 325mm.
5	Fire litate izolate	902.466.442	1	buc.	TCLY 12x0,2	galb. 350mm.
4 <sup>A</sup>	Fire litate izolate	902.466.227	3	buc.	TCLY 19x0,2	450 mm. alba 310 mm.
3	Colier plastic	905.742.001	4	buc.		
2	Conector Molex, Fisă	670.273.110	1	buc.		10 pozitii
1	Placă SM2F	869.150.422	1	buc.		
Poz.	Denumirea	Hr. desen SAU STAS	Cantit.	U.M.	Material	Obs.




Proiectat	Jng. Ganga	281	Fisa:
Desenat	Cutucos A.	281	
Verificat	Jng. Ganga	281	
Contr-STAS	Jng. Costica		Inlocuieste desen nr.
Aprobat	Jng. Anghel		Nr. inventar:
		Masa netă:	
		Data:	





SWITCH MULTIPLE POWER SUPPLY SM2 URC 8504

	Rev.	POWER OUT PUTS DIAGR.
		Fila 4 din 6




\* Se echipoază V1 sau V2

\* D23 se suntează.

\*\* C30 se implantează pentru T3  
în capsula - T8 220.

SWITCH MULTIPLE POWER SUPPLY SM2 URC 8504

	Rev	Auxiliar supply diagram	
			Fila 5 din 6



SWITCH MULTIPLE POWER SUPPLY SM2

URC 8504

Rev.

Power control diagram

Fila 6 din 6

NOTES:UNLESS OTHERWISE SPECIFIED

HEAT SINK

11

2.ALL CAPACITORS ARE IN  $\mu\text{F}$ ,100V


◎ DENOTES PRINTED CIRCUIT

■ DENOTES HOUSING CONNECTOR


**DIRECT CONTACT**

3.GREY SURFACE =

גְּדוֹלָה מִבְּרַכְתְּךָ יְהוָה



## SCHEMATIC 12 MONITOR WITH POWER SUPPLY



ADJUSTOR CABLING LOCATIONS AND CONNECTORS

	Rev.	VMB-VT	
H			Sheet 2 of 5





FIG. 10 a.

100-10-200	2170374	VOLTAGE WAVEFORMS	869 591 99X
	Rev. H	VMB - VT	Sheet 3 of 6


VERTICAL

SYNC

IC1  
PIN 12



IC1  
PIN 4



IC1  
PIN 3

25v

FIG. 10 b.

VOLTAGE WAVEFORMS

869 591 100

Rev.  
A

VMB - VT

Sheet 4 of 6

8,30 MAX ( 210,8 )





FIG. 12

MONITOR DISPLAY AREA

869 591 100







	Rev.	VMB - VT	
	A		Sheet 5 of 5




1. VERTICAL SWEEP SIGNAL
2. VDC
3. FLY BACK GENERATOR
4. POWER AMPLIFIER OUTPUT
5. POWER AMPLIFIER SUPPLY
6. FREQUENCY ADJUST
7. AMPLITUDE ADJUST
8. SYNCRO INPUT
9. OSC OUTPUT
10. PREAMP INPUT
11. FREQUENCY COMPENSATION
12. SAWTOOTH GENERATOR

TDA 1170 SH PINS ASSIGNATION

	Rev.	VBM-VT	
		VDT 52-S	Sheet 6 of 6



a) Diograma de semnal pentru surso de putere




b) Diagrame de semnal pentru surso auxiliara.

CUB-Z SURSA

I.C.E	A.P	Diagrame de semnal
M.E	869 150 400	

CABLU IMPRIMANTĂ SERIALĂ URC 85.06-1  
869. 150.501



Conecțor RACK 25p totuș  
903.539.202

URECHI NEFILETATE  
GARNITURĂ  
(SPRE CALCULATOR)


conecțor RACK 25p totuș  
903.539.202

CU CAPAC:  
GARNITURĂ:  
(SPRE IMPRIMANTĂ)

De la C1	La C2	Culoare	Semnal
1	1	Tresă	GND
2	3	A/6	TxD
3	2	ROSU	RxD
7	7	Tresă	GND

I.C.E	A.P	Imprimantă serială	869.150.501
M.E			

Modificări pe MBZ pentru cuplarea imprimantei  
CONSUL la microcalculatorul CUB-Z



Se tăie

- traseul de pe U2.5/30 (fata suduri)
- traseul de pe U2.5/16 (fata suduri)
- traseul de pe U1.1/1 (fata componente, sub U1.1)
- Se scoate strap-ul de pe CMD (U2.5/31 - J5/a1, b1)

se plantează:  $R9 = 10\text{ k}\Omega$ , RPM 3050, 5%


- C7 = INF, MF 3223, 10%, 50V

Se pun strapurile:

- J3/8 - U2.5/30
- J3/23 - U2.5/31 - U1.1/1
- U1.1/4 - U2.5/16
- U9.1/6 - U10.1/2
- S21 - S22
- J5/a1, b1 - U1.1/8


CUB-Z		A.P M.E	Imprimanta CONSUL	Fila 1/2
I.C.E				

CABLU CUB-Z , imprimantă CONSUL



De la C1	La C2	Semnal
1,7	L, N	GND
4	R	RESET/MASCARE
8	O	A $\phi$
9	A	D $\phi$
10	B	D1
21	C	D2
22	D	D3
12	E	D4
13	F	D5
25	G	D6
24	H	D7
14	K	SC
23	M	AC
	S T W I J P V	Strapeti pe C2


CUB-Z			
I.C.E	A.P	Imprimanta	
M.E		CONSUL	Filo 2/2



1 REAZEM CU BLOCARE	869. 991. 020
2 SUBANASAMBLU PERETE LATERAL DREAPTA	869. 591. 271-A
3 SURUB M 4x10	906. 054. 410
4 D. AIRA PLATA Ø4	906. 080. 400
5 ECUER TRIDERE	869. 591. 527
6 RADIATOR IC2	869. 591. 117
7 PLACHETA VMB UD-C	869. 591. 500-C

Perete lateral dreapta.

ICE		
APME	CUB-Z	



1	CAPAC CUTIE	869 150 473
2	SURUB M 3x6	706 054 306
3	FLACKETĂ SM 2F	869 150 422
4	CUTIE SURSA	869 150 471
5	PILUCĂ DE SORTITAT M3	869 150 472
6	RABITOR SURSA	869 150 464

Asamblare surso

ICE  
APME

CUB-Z



